10、低功耗电路设计与新型鉴相鉴频器研究

低功耗电路设计与新型鉴相鉴频器研究

在当今电子技术飞速发展的时代，电路的复杂度不断增加，对电路性能的要求也越来越高，尤其是在功耗和速度方面。本文将探讨低功耗Mod 2同步计数器的设计以及一种新型无盲区低功耗鉴相鉴频器（PFD）的设计。

低功耗Mod 2同步计数器设计

随着电路复杂度的指数级增长，内存需求也在不断扩大。在现代系统中，触发器的优化对于提高性能至关重要。数据存储的基本单元是D触发器，因此，提高D触发器的速度性能并降低功耗成为了研究的重点。

一般来说，功耗优化会导致延迟增加，而延迟优化则会增加面积。因此，具有最低功耗延迟积的电路被认为是优化效果最好的电路。研究中选择了门扩散输入（GDI）方法，因为它在功耗、延迟和面积之间提供了最佳平衡。

GDI技术与MGDI技术

GDI方法基于基本单元的使用，基本GDI单元在外观上类似于CMOS反相器，但有一些显著区别：
- GDI单元有四个输入：P（pMOS的源极/漏极）、G（nMOS和pMOS的公共栅极输入）、N（nMOS的源极/漏极）和D（nMOS和pMOS的公共栅极输入，也是两个晶体管的公共扩散节点）。
- nMOS的衬底连接到N，pMOS的衬底连接到P。

N	P	G	OUT	OPERATION
0	B	A