锁相环 vivado FPGA

原理

1. 同步状态/跟踪状态：相位差在2kπ附近，频率差为0
2. 到达上述状态的过程称为捕获过程
3. 锁相环的捕获带：delta w的最大值，大于这个值的话就不能捕获
4. 鉴相器（PD-phase discriminator）：相乘加LPF，相差提取到电压函数sin的相位中
5. LF(Loop Filter):对PD产生的电压函数进行变换
6. VCO：将电压信息转移到瞬时频率上，与电压是一次函数关系（但是输入电压范围有限，才保持线性）
7. VCO反馈给PD：PD要的是相位，也就是瞬时频率的积分。最终VCO反馈的是LF输出电压的积分，也就是输入相差的积分。（PID中I的意思）
8. 准同步，相差较小时（+30度时，误差5%以内），LF输出值正比于相差

LF原理与FPGA实现

模拟LF

RC/无源比例/有源比例（常用）

1. 有源比例传递函数
   
2. 以tau表示的传递函数，从上到下分别是：电压传递/开环相位传递/闭环相位误差/闭环相位传递，具体含义如图：
   

表格中,理想积分指的是有源比例,对应电路©其中tau的公式如下:
$${\tau }_1=\left(R_1+A{R}_1+R_2\right)C$$ $${\tau }_2=R_{2}C$$
A是运放的开环增益。
这样带来的问题是，数字滤波器中这些电路参量的意义不明，故引入$${\omega }_n振荡器中心频率,\xi 阻尼系数，通常取\sqrt{2}$$