I²C 通信协议常见面试问题解析

原创已于 2025-11-16 15:38:46 修改 · 386 阅读

CC 4.0 BY-SA版权

文章标签：

于 2025-11-16 11:37:26 首次发布

2 篇文章

订阅专栏

说明：本文整理 I²C 协议相关技术要点，涵盖工作原理、时序、地址机制及典型问题，适用于嵌入式系统开发参考。

I²C 总线采用开漏（Open-Drain）输出结构，设备只能将总线拉低，无法主动驱动高电平。因此需通过外部上拉电阻实现以下功能：

典型上拉电阻值为 4.7kΩ（标准模式），高速模式下可适当减小，但需考虑总线电容、驱动能力与功耗平衡。

I²C 规范要求使用开漏输出，主要原因包括：

若使用推挽输出，当两个设备输出电平相反时，可能形成大电流回路，损坏器件。

I²C 支持两种地址格式：

7 位地址：地址范围 0x00–0x7F（共 128 个），实际可用约 112 个（部分地址保留）。传输时占用 1 字节，包含 7 位地址 + 1 位读写标志（R/W）。
10 位地址：地址范围 0x000–0x3FF（1024 个），使用两字节传输，首字节格式为 1111 0XX R/W。

注意：在寄存器配置中，7 位地址通常左移 1 位后与 R/W 位组合（例如 0x50 → 写地址 0xA0，读地址 0xA1）。

I²C 协议定义了多种速率模式：

实际速率选择需综合考虑总线电容、布线长度、设备兼容性等因素。

I²C 通信包含以下关键时序特征：

建议使用逻辑分析仪或示波器验证实际波形是否符合时序要求。

I²C 通过以下机制实现多主机协调：

该机制确保任意时刻仅有一个主机控制总线，且已发送数据不会出错。

时钟拉伸是指从设备在需要更多处理时间时，主动将 SCL 拉低，迫使主机等待。主机必须检测到 SCL 实际恢复高电平后才能继续发送时钟。

此机制允许低速从设备与高速主机协同工作。部分 MCU 的硬件 I²C 控制器对时钟拉伸支持有限，需查阅芯片手册确认。