blackcater的博客

一般差分信号参考GND换层时打GND via是为了缩短回流路径  从高速信号设计的角度出发! 如果差分信号换层后其参考层变了,最好是要用过孔将两个不同的参考层在靠近差分线的via处联通! 但是如果打多个Via时,最好距离不要靠的太近!  5楼的兄弟说话自相矛盾。 如果差分对不需要参考地而是相互参考的那么信号的回流路径怎么会断开呢打过孔又怎么能够能减小回路面

allegro里MASK层和PASTE层的作用MASK-----Gerber文件里如加了MASK，则对应得过孔、焊盘和铜箔不盖绿油PASTE----制作钢网用，用于确定焊盘所对应的钢网孔的大小和位置-----故对于PCB制作厂家来说，PASTE层不是必须的。GERBER设置方法（MASK类）TOP层过孔盖绿油：--------------1)PIN

对于没倒过坐标文件的人来说，不知如何下手，其实操作很简单。（1）打开allegro的pcb工具(pcb editor)（2）打开pcb  (3)  菜单File -> Export -> Placement  在弹出的窗口中选择器件原点位置（或者默认），然后点Export按钮。这样坐标文件就保存在于*.brd文件同一个目录下。

执行Route->connect命令，设置好控制面板中的内容。然后设置同时走线的GROUP包含哪些网络，有两种方法。第一种方法，如果几个网络是紧邻的，可以直接框选，选中的网络就会被包含在GROUP中，走线时几个网络被同时拉出。第二种方法，如果几个网络起点并不相邻时，单击鼠标右键，选择Temp group，依次点击想同时走线的网络起点焊盘，选完后单击右键选择complete，选中的网络被同时拉出。

由于目前的FPGA的管脚数剧增，所以如果只是通过原理图来设置QII，过于费劲。简单的操作为如下几步：1. 选中FPGA的各个Part，其实也可以不用选，呵呵；2. 右键-->Part Actions --> Configure Pin Swapping；3. 在“Pin Swapping”页，“Ctrl+A”，再“Ctrl+C”；4. 将其粘贴到Exce

在PCB布线中，电源线、底线都只要通过很短的一段走线后直接打过孔到相应的电源层或地层，但是在布线前，电源和地的飞线是非常乱的，而且在走电源或地线时属线会连接到其他的电源或地引脚上。这样会带给布线很大的不便。   在cadence16.5中，我们可以设置取消电源和地线的飞线显示。具体设置如下：在菜单栏中点击edit->properties:然后再在右侧栏中点击 find->net->