blackcater的博客

1. Spartan-6系列封装概述　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。       表格 1Spartan-6系列FPGA封装

Vivado开发工具的使用之前已经有了比较多的了解，在建立工程图形化界面操作这里已经不存在什么问题，不论是IP核，embedded system（block design），还是添加约束，编译流程，流程已经打通了。但是在实际工程移植过程中，发现Vivado开发中最不一样的地方还是约束这里，这里把约束相关的一些与ISE不同的地方，和Vivado新增加的关于约束的工具总结一下。1，vi

使用ChipScope有两种方式：第一种，使用CoreInsert，可参考下面链接： http://blog.youkuaiyun.com/rill_zhen/article/details/8115756 http://www.eefocus.com/article/08-11/57630s.html这种方法可以快速的使用ICON和ILA核，以及ATC2核，而且不必修改原代码

1、IBUFGDS输入全局时钟及DCM分频使用：IBUFGDS #(.DIFF_TERM("FALSE"), // Differential Termination (Virtex-4/5, Spartan-3E/3A).IOSTANDARD("DEFAULT") // Specifies the I/O standard for this buffer) IBUFGDS_in

近日复习数字电路设计，遇到异步FIFO的问题。 在百度找到相关代码，阅读理解后，写出注释，方便自己今后查阅以及迅速理解；同时在此分享，以便广大读者查阅。 并，感谢分享者的无私精神！此异步FIFO，深度256，宽度8； 类似数组，以数组举例：深度256，表示数组存放256个数据；宽度8，表示每个数据为8位二进制；采用格雷码进行空满条件判断， 原因是格雷码相邻的数据只变

QSPI FLASH 下载，分析说明。从官方的文档中，经过分析和实际操作，总结以下信息。（1）“指定fsbl”文件修改根据文档说明，从VIVADO 2017.3版本开始，Xilinx官方为了使Zynq-7000和Zynq UltraScale +实现流程相同，在QSPI FLASH使用上做了变化，即Zynq-7000编程flash需要“指定的fsbl”。这个fsbl用于初始化系统（主要是运行...