bhxc809751502的博客

Allegro如何快速修改差分对的线宽和线距？使用这个方法，可以快速修改差分对网络的线宽线距，而不需要对差分对重新走线，大大的提高了设计效率。

在用Allegro进行PCB设计时，有时候需要添加和删除泪滴的操作。

在Allegro中整板走线以0mil线宽显示的作用：1、可以快速查看整体布线的情况可以直观呈现整板走线布局2、便于与其他设计元素进行对比可以方便查看走线是否走在禁布区

Allegro PCB如何导出DXF文件？在用Allegro进行PCB设计时，有时候需要导出DXF文件，给结构的同事核对布局和结构是否有干涉。1、首先在Visibilty选项卡，把其它的元素全部点掉，只选择Pin。

PCB不同的设计区域大小，会影响PCB文件的大小。

Allegro如何把动态铜箔改为静态铜箔？在用Allegro进行PCB设计时，有时候需要把动态铜箔改为静态铜箔。因为静态铜箔在大型板的设计过程中会节省内存的空间，让设计过程更流畅。

在用Allegro进行PCB设计时，有时候因为误操作，导致设计菜单被打乱。那如何恢复默认设置的菜单呢？

Allegro如何设置撤销步数？在用Allegro进行PCB设计时，有时因为误操作，或者走了一部分线进行重新评估后，需要测回到原来的状态，为了避免返工，软件支持撤回回退到原来状态的操作。

Allegro怎么批量将弧形线改成45度角的线？

在PCB Layout中，几乎涵盖了所有的高速信号走线指南。包括了TF/SD、HDMI、LVDS、DVP、eDP、MIPI、USB2.0、USB3.0、MAC、BT.1120、PCIE高速信号等等

8、然后在PCB中Show Element查看该器件的属性，可以发现该电阻两边的Net都有了Xnet属性，此时再点击另一个阻容器件，做同样的设置，因为差分对是一对。Single Pins（各Pin的连接顺序，中间为空格）：这里需要注意零件的 pin脚排列1 2 3 4，就是：1和2是一个电阻，3和4是一个电阻，如下图。5、不要关闭此窗口，此时选中要设置的差分对内串接的阻容器件，差分是两个阻容器件，先选其中的一个，等一个设置完成后，再设置另一个。3、接着跳出下面的对话框，也不用管，点是。

然后鼠标随便点击一根需要建立BUS网络里的一根，跳出Edit Property（编辑属性）对话框。找到Bus_Name，输入需要建立BUS_Name的名称，这里输入MIPI_TX。在CM约束规则管理器，选择Electrical→Routing→Relative Propagation Delay，鼠标右击MGrp，选择Analyze，跳出网络长度信息。回到PCB Layout界面，在拉线等长的过程中在界面的右下角会显示网络等长状态，如下图所示。

在用Allegro进行PCB设计时，有时候打开别人的PCB板或Demo板，发现颜色太亮太刺眼了，不太习惯，那么如何调整PCB的亮度呢？

Allegro如何导入DXF结构文件并生成板框（2）？本文接上一篇，下面介绍DXF结构文件生成OUTLINE板框的三种方法。

在用Allegro进行PCB设计时，需要导入DXF结构文件，由此来生成PCB的板框。

Allegro如何设置网格铺铜 在用Allegro进行PCB设计时，有时候需要对整板进行网格铺铜

在用Allegro进行PCB设计过程中，有时候需要改变过孔的网络。如果用删除再重新打过孔的方式就显的比较慢；这时如果使用skill操作就可以大大提高PCB设计的效率。

Allegro如何画2D弧形线？在用Allegro进行PCB设计时，画弧形线的主要是在对PCB进行邮票孔拼板的时候。

在用Allegro进行PCB设计时，有时候需要从其它的项目中导出需要的封装，但一般情况下不需要全部的封装，只需要其中的某一个封装，那么怎么导出呢？

在用Allegro进行PCB设计过程中，遇到铺铜铜箔被焊盘大量割断，导致铺铜不完整，这样就会导致铺铜过电流太小，影响板的性能，严重的会导致板工作不稳定，甚至不工作。解决办法：是去掉内层未使用的过孔孔环，增大过铜箔面积。

Allegro器件角度倾斜，坐标含有小数点调整为45度整数倍的方法。或者刚开始器件需要非45度整数倍的角度，后又需要调整为整数倍的角度。

红色表示短于差分对的限定值，黄色表示大于差分对的限定值。然后根据提示对差分对进行等长就可以了。在用Allegro进行PCB设计时，用快速查看差分对是否等长的方法，可以提高效率。然后框选整板的网络，这时差分对网络太长或太短的网络就会分别以红色和黄色标示出来。还是选择菜单栏Route→Timing Vision（时序视图）或者在PCB工作区鼠标右击，选择Disband（解散）选择Timing Vision（时序视图）（1）选择菜单栏Route。

在高密度板的情况下，SUIPLA（支持内层没有的焊盘摘掉）打勾，在高密度板的情况下，内层没有的焊盘摘掉可以增加走线的空间。3、修改完焊盘后，选择File→Update to Design（更新到设计）。然后关闭焊盘修改对话框即可。，将会定期不定期更新技术文章，互相学习交流。或者点击Options选项卡下要修改的焊盘，然后点击Edit修改。在Allegro PCB设计界面中修改封装焊盘的方法。2、然后点击封装上要修改的焊盘，右击选择Edit。修改完成后如下图所示。

在用Allegro进行PCB设计时，有时候需要同时移动某个区域的所有元素，如：Symbols，shapes，vias，Clines，Cline segs等。首先就是把Symbols，shapes，vias，Clines，Cline segs等多种元素创建Group。（4）然后在Find选项卡，选择需要加入Group的元素，例如Symbols，shapes，vias，Clines等。然后在Find选项卡选择Group即可整体移动这些元素了。

在用Allego进行PCB设计过程中，在关闭飞线的情况下，如何快速查看网络连接，并显示器件的引脚号呢？

在用Allegro进行PCB设计时，我们可以点击Orcad原理图上的器件，然后PCB会自动跳转到该器件。那如何操作PCB上的器件点击跳转到原理图呢？博主将会定期或不定期分享PADS，Allegro设计技巧和经验。选择菜单栏Display→Highlight（高亮）然后鼠标点击PCB界面上想要看的那个器件，如下图。则在Orcad就会跳转到该器件的原理图。这种方式可以提高设计的效率。或点击快捷菜单栏下面的图标。

Allegro因为精度问题导致走线未连接上的解决办法。还有在用Allegro进行PCB设计时，因为不小心操作移动了芯片，导致导线和引脚未连接上，也可以使用这个方法。博主将会定期或不定期分享PADS，Allegro设计技巧和经验。用这个操作来连接不小心被移动过的芯片，可以使芯片连接起来。执行完上述命令后，焊盘和导线已全部连接上。执行完上述命令后，焊盘和导线已全部连接上。：将图形堆叠转换到通孔，这两项都打勾。焊盘和导线未连接上。焊盘和导线未连接上。

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。第一种飞线的显示方式有时候不方便查看网络之间的连接，这时候可以选择Straight的显示方式。Closest endpoint：最靠近端点。Pin to pin：引脚到引脚。跳出下面对话框，根据需求设置。Straight的显示效果。Straight：直的。Jogged的显示效果。Jogged：拼合的。

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。选择菜单栏View→Flip Design（镜像设计）命令。整板镜像命令，检查底层丝印的时候特别有用，非常方便。或者点击快捷菜单栏上的图标。这样整板就镜像过来了。

在用Allegro设计PCB时，设置自动保存非常有必要。因为如何遇到突然断线或意外情况，那么一上午的工作就白干了。然后在设置过程中，文件每过10分钟就会自动保存一下。不用当心遇到的意外情况。最多也就损失10分钟的工作。自动保存前是否进行dbcheck，选中保存时间可能会长几秒。因为保存前要进行校验，可以不选。设置自动保存的间隔时间，单位分钟。可设置10-300分钟。设置自动保存的文件名，会在当前pcb目录下生成一个以该命名的文件。设置好各项参数后，点击确定即可。是否开启自动保存，这里选中。

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。前面的env路径是最高优先级的，两个都存在的话使能前面的，如果前面的路径中没有env文件，就使能后面路径的env。（2）跳出Defined Variables窗口，然后在Search中输入envpath。可以看到env有两个路径，一个是C:/Cadence/SPB_Data/pcbenv，（3）打开路径下方的env文件，添加好需要的快捷键。

Allegro在做等长时，需要导入芯片的Pin Delay才能做真正的等长。因为有些芯片内部的引脚本身就是不等长的，例如海思的部分芯片。在右栏找到芯片U1，然后在Pin Delay栏下找一个PIN脚随便输入一个数值，这一步的目的是导出Pin Delay.csv文件的格式。4、用这份文件的格式，重新编辑需要导入芯片的Pin Delay，然后选择菜单File→Import→Pin delay。2、回到PCB，选择菜单File→Export→Pin delay，导出Pin Delay。

出现这个的原因是Allegro在模块复用后，产生了一个自动命名的group。所以解决这个问题的关键就是打散这个group，在placement edit状态下选择group，然后打散即可。完成这个操作后，激活移动命令，选中并移动所有有小方框的走线，然后在command栏输入ix 0 0坐标，回车后即可。Allegro在走线时，出现一截一截的线段，有很多断线（有个小方框）如何处理？执行操作后，小方框消失了。

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。在用Allegro Layout的过程中，有时候会无意删除器件的丝印，位号等，那怎么恢复呢？点击Update Symbols...（更新器件）跳出下面的对话框，找到对应的封装类型打勾。然后下面四项打勾，然后点击恢复按钮即可。恢复后的效果，如下图所示。被无意删除的电容丝印框。首先点击菜单Place。

这里介绍用Allegro软件自带的Label Tune（标签调整）功能，调整丝印位号/参数值到器件中心的操作方法。丝印位号在器件的中心，如下图。

Allegro在走线时，自动隐藏其它网络的飞线，在走线的过程中不会被其它飞线干扰，从而方便快速的走线。先激活走线命令，然后在Options选项卡上勾选Auto-blank other rats。走完线后，其它的预拉线又全部显示出来，如下图所示。则在走线时，其它网络的预拉线全部自动隐藏。在走线过程中，其它飞线自动隐藏。

在Allegro PCB设计中，通常修改比较乱的走线，都是用Slide修线功能，但Allegro的自动平滑走线功能，比手动修线更方面，更好用。用好了，可以提高PCB设计的效率。（5）如果Options选项卡，Corner type选择→Arc模式，优化后的走线直接变成弧线。选择Custom Smooth（自定义平滑），或者点击自己设置的快捷键。（4）然后点击需要优化的导线，优化后导线变的非常平滑，如下图所示。

那如何在不使用skill的情况下，对器件进行对齐操作呢？选择Application Mode（应用模式）→Placement Edit（放置编辑），（6）对Pins，文本进行对齐操作只需在Options选项卡选择Pins或文本元素就行。（4）这时Options选项卡界面变为如下，排列方向选择垂直，边缘对齐选择器件中心。（3）框选需要对齐的器件右击选择→Align components（对齐器件）本方法同样可对Pins，文本进行对齐操作。

（3）在选择散出命令后，在Find选项卡，可以选择Symbol（器件）或Pins（引脚），如果是针对整个器件的散出，就选择Symbol；在PCB设计后期，如果只要散出某个引脚，就选择Pins。（4）在Options选项卡选择散出的过孔类型，根据芯片间距的大小，决定使用散出过孔的大小。在日常进行PCB设计时，遇到有BGA芯片的项目，引脚就需要散出。Via Direction：选择散出的过孔方向。Via：选择过孔的样式。Outward：向外。

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。导出默认文件名为place_txt.txt，保存位置为。legro导出坐标文件前，一般先设置为公制单位。器件中心），然后选择Export（导出），选择Placement...（放置）跳出下面的对话框，设置原点位置在。导出的坐标文件如下图所示。选择Placement。