Exams/ece241 2013 q4:水位问题

该模块是一个状态机的Verilog实现,包括六个状态A、B0、B1、C0、C1和D,根据输入信号`s`进行状态转换。在每个时钟边沿,当前状态更新为下一个状态,并根据当前状态输出不同的信号fr3、fr2、fr1和dfr。

module top_module (
    input clk,
    input reset,
    input [3:1] s,
    output fr3,
    output fr2,
    output fr1,
    output dfr
); 
parameter A=3'd0,B0=3'd1,B1=3'd2,C0=3'd3,C1=3'd4,D=3'd5;//6种状态,B0,B1分别代表从低水位往高水位和从高水外往低水位。
    reg [2:0] state;
    reg [2:0] next_state;
    
    always@(*)
        begin
            case(state)
                A:next_state=s[1]?B0:A;
                B0:begin
                    if(s[2])
                        next_state=C0;
                    else 
                        begin
                      &n

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值