基于FPGA的键盘扫描程序的设计

在现代电子「业的控制电路中，键盘扫描和显示电路时系统的调试和设置有着重要 的作用。随着EDA技术的发展,基于FPGA的扫描键盘因其结构简单,能有效防止机 械键盘按键抖动带来的数据错误等优点在许多电子设备中都得到了广泛的应用。

本文主耍是设计 个基于FPGA的键•盘扫描程序，该设计在EDA r.MQuarulus 119.0 卜.开发完成，以Crea(-SOPC2000实验箱上的4*4短阵键盘为硬件实体，设计键盘扫描 程序，将程序划分为时序产生模块、键盘扫描模块、弹跳消除模块、键值译码模块四个 模块，时序产生模块为键盘扫描和弹跳消除模块产生时钟信号，键盘扫描模块采用行扫 描法对4*4矩阵键盘进行打描,键值译四模块将所按键值译码为共阳极8位7段数码管 的显示码，儿个模块组合起来实现键盘扫描的设计要求。最后对程序进行仿真分析和硬件 验证。仿真结果表明,该系统具有集成度高、稳定性好、设计灵活和设计效率高等优点,

关键词：FPGA, Quartus II, VHDL,键盘扫描