RTL代码生成相关论文

RTLFixer:Automatically Fixing RTL Syntax Errors with Large Language Models

本文提出了RTLFixer，一种面向Verilog代码的语法错误自动修复框架。尽管LLM具有良好的功能，但分析表明，在LLM生成的Verilog中，约55%的错误与语法相关，从而导致编译失败。为解决该问题，本文提出一种新的调试框架，采用检索增强生成(RAG)和ReAct提示，使llm作为自主代理，以反馈的方式交互式调试代码。该框架在解析语法错误方面表现出了非凡的能力，成功纠正了调试数据集中约98.5%的编译错误，包括来自VerilogEval基准的212个错误实现。所提出方法在VerilogEval-Machine和VerilogEval-Human基准上分别使pass@1成功率提高了32.3%和10.1%。源代码和基准测试可在https://github.com/NVlabs/RTLFixer上获得。

ChipNeMo: Domain-Adapted LLMs for