ZYNQ-7000 最小系统的搭建

1 最小系统分析

• 注意：这里的最小系统指裸机情况下的，此时没有操作系统运行。
• 我们的最小系统需要DDR控制器和UART串口控制器、网口控制器、QFLASH控制器、SD控制器。DDR控制器已经与zynq芯片连接死，而UART串口控制器、网口控制器、QFLASH控制器、SD控制器通过MIO与外部串口连接。
  
• 搭建好的最小系统如下图所示，FCLK_CLK_0是PS的输出时钟，可以给PL部分使用。
  
• 修改时钟配置。PS输入时钟设置为33.333333MHZ，CPU PLL时钟设置为666.666666MHZ，PL Fabric Clocks-FCLK_CLK0：100MHZ 这个时钟可以用于提供给PLL使用。
  
• PS内存配置。根据PS端挂载的内存芯片型号选择。
  
• 设置外设接口。选中URAT1，并修改Bank的电