Antonioxv的博客

类MIPS单周期微处理器设计（单周期CPU）文章目录类MIPS单周期微处理器设计（单周期CPU）一、实验目的二、实验任务与要求1、设计思路1.1 整体设计1.2 子模块的设计1.3 顶层模块的设计2、设计源代码及注释2.1 顶层模块mips2.2 算术逻辑单元ALU2.3 寄存器文件RegFile2.4 主控制译码MainCtr2.5 ALU控制信号译码ALUCtr3、 部分模块仿真及波形3.1 算术逻辑单元ALU的仿真3.2 寄存器文件RegFile的仿真3.3 顶层模块mips的仿真一、实验目的

数电实验三报告—— verilog实现1位2选1数据选择器及数码管数字显示功能以及相应fpga器件开发文章目录数电实验三报告—— verilog实现1位2选1数据选择器及数码管数字显示功能以及相应fpga器件开发一、实验目的二、实验内容与要求三、实验内容与步骤1. verilog三种方式实现1位2选1数据选择器的功能1.1 结构级建模1.1.1 代码1.1.2 波形1.2 门级建模1.2.1 代码1.2.2 波形1.3 数据流级建模1.3.1 代码1.3.2 波形1.4 Test代码2. FPGA器件开

数电实验1拓展——模16可逆计数流水灯的VerilogHDL程序设计与仿真文章目录数电实验1拓展——模16可逆计数流水灯的VerilogHDL程序设计与仿真一、实验目的二、使用verilogHDL编程实现模16可逆计数流水灯1、设计思路2、实现代码3、测试代码4、仿真一、实验目的使用verilogHDL编程实现模16可逆计数流水灯二、使用verilogHDL编程实现模16可逆计数流水灯1、设计思路由模16可逆计数器产生可逆的信号再由4-16线译码器得到输出LED信号2、实现代码/

VerilogHDL程序设计与仿真作业8：——实现74LVC161的计数器功能文章目录VerilogHDL程序设计与仿真作业8：——实现74LVC161的计数器功能一、实验目的二、实现74LVC161的计数器功能1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74LVC161的计数器功能二、实现74LVC161的计数器功能1、设计思路结合74LVC161的引脚图、功能表等等，进行为级建模，实现74LVC161的计数器功能74LVC161的引脚定义74LVC1

VerilogHDL程序设计与仿真作业7：——实现74HC/HCT194的双向移位寄存器功能文章目录VerilogHDL程序设计与仿真作业7：——实现74HC/HCT194的双向移位寄存器功能一、实验目的二、实现74HC/HCT194的功能1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74HC/HCT194的双向移位寄存器功能二、实现74HC/HCT194的功能1、设计思路74HC/HCT194的引脚定义74HC/HCT194逻辑符号74HC/HCT194

VerilogHDL程序设计与仿真作业6：——实现74HC85的功能以及16位数值比较器文章目录VerilogHDL程序设计与仿真作业6：——实现74HC85的功能以及16位数值比较器一、实验目的二、实现74HC85的功能1、设计思路2、实现代码3、测试代码4、仿真三、用74HC85组成16位数值比较器1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74HC85的功能用74HC85组成16位数值比较器二、实现74HC85的功能1、设计思路74HC85的功能表74H

VerilogHDL程序设计与仿真作业5：——实现74HC283的四位二进制进位全加器的功能文章目录VerilogHDL程序设计与仿真作业5：——实现74HC283的四位二进制进位全加器的功能一、实验目的二、实现74HC283的功能1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74HC283的四位二进制进位全加器的功能二、实现74HC283的功能1、设计思路根据进位信号和输出信号的逻辑表达式（74HC283逻辑图）以及真值表示例，结合行为级、数据流建模即可实现74HC283

VerilogHDL程序设计与仿真作业4：——实现74HC151的8选1数据选择器功能以及用两片74HC151组成一个16选1数据选择器文章目录VerilogHDL程序设计与仿真作业4：——实现74HC151的8选1数据选择器功能以及用两片74HC151组成一个16选1数据选择器一、实验目的二、实现74HC151的8选1数据选择器功能1、设计思路2、实现代码3、测试代码4、仿真三、用两片74HC151组成一个16选1数据选择器1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74HC15

VerilogHDL程序设计与仿真作业4：——实现74HC4511的功能文章目录VerilogHDL程序设计与仿真作业4：——实现74HC4511的功能一、实验目的二、1、设计思路2、实现代码3、测试代码4、仿真一、实验目的实现74HC4511的功能二、1、设计思路功能表功能表（续）2、实现代码//文件名称：_74HC4511.v//fuchaoxinHUST11152020module _74HC4511(D,LE,BL_,LT_,L);input LE,BL_,

VerilogHDL程序设计与仿真作业2：——实现74X138和用74X138和74X139构成5-32线译码器文章目录VerilogHDL程序设计与仿真作业2：——实现74X138和用74X138和74X139构成5-32线译码器一、实验目的二、实现74X138的3-8线译码器功能1、设计思路2、实现代码3、测试代码4、仿真三、实现1/2 74X139的功能——2-4线译码器1、设计思路2、实现代码3、测试代码4、仿真四、实现用74X138和74X139构成5-32线译码器1、设计思路2、实现代码3、

VerilogHDL程序设计与仿真作业1：——用一片CD4532构成8-3线编码器与用两片CD4532构成16线-4线优先编码器文章目录VerilogHDL程序设计与仿真作业1：——用一片CD4532构成8-3线编码器与用两片CD4532构成16线-4线优先编码器一、实验目的二、一片CD4532构成8-3线编码器1、设计思路2、实现代码3、测试代码4、仿真三、用两片CD4532构成16线-4线优先编码器1、设计思路2、实现代码3、测试代码4、仿真一、实验目的一片CD4532构成8-3线编码器