PCB layout 设计原则（私享版）

前言

内容声明

本文内容来自以下源头，个人进行了精简和总结，不一定绝对正确，但具备极高的参考价值：
米链条内某首席PCB designer的指导
知名工控公司某首席PCB designer的指导
吴川斌的博客
TI等知名公司白皮书
华为PCB设计白皮书
中兴PCB设计白皮书
哔哩哔哩，郭天祥
哔哩哔哩，张飞电子
哔哩哔哩，小哥Cadence
APP，电巢，EDA365出品
网站，TI知识手册，运算放大器
公众号文章

检查表

螺丝孔：M3螺丝实测2.92螺纹/6.58帽子，开孔建议3.2内直径/7外直径。
螺丝孔：M2.5内六角圆柱头螺丝，螺纹2.5/帽子4.5，开孔内直径2.6/外直径5mm。
叠层（四层板）：顶层主要用于布线，内1层用于完整GND平面，内2层用于独立的电源层，底层用于辅助布线。
硬件版本：使用电阻分压的ADC电路，用于软件识别。
间距（元件到元件）：6mil。
间距（线到线）：8mil。嘉立创外层铜2盎司需要线宽/线距大于6.5mil；
间距（铜箔到铜箔）：15mil；
字体：最小50mil，过小看不清。
线宽（信号）：常规板，7mil，10mil，20mil，20mil，30mil，40mil
线宽（信号）：密集高速板，最低4mil。
线宽（电源）：最小10mil，建议15或20以上。
线宽与电流：1oz外层，1A最小40mil，2A最小80mil。
过孔（信号）：8/16，10/20，12/24mil。外径至少是内径的2倍。
过孔（电源）：15/30，20/40。
接地（PE）：GND与PGND之间通过1M OHM 1206和1nF 2KV 1206连接。
MCU的滤波电容放在底层MCU下方，方便顶层布线的顺畅。
晶振：MCU-电容-晶振顺序，外围，包地，线上密集打孔，顶层禁止铺铜，所有层禁止走线。
去耦滤波电容：小电容更靠