FPGA定义的寄存器为啥有些是只读，有些是只写，有的是可读可写

原创于 2025-07-19 10:44:35 发布 · 1.1k 阅读

7 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

FPGA开发专栏收录该内容

3 篇文章

订阅专栏

在FPGA设计中，寄存器的读写属性（只读、只写、可读可写）是由其在系统中的功能需求和硬件实现特性决定的。以下是详细解释：

一、根本原因：硬件功能需求

寄存器属性取决于其在系统中的角色：

只读寄存器 (Read-Only)

- 功能需求：反映硬件状态（如状态标志、计数器值、传感器数据）
- 硬件特性：值由硬件逻辑自动更新，CPU/逻辑单元只需读取
- 示例：

- - 状态寄存器：中断标志位、FIFO空/满状态
  - 只读数据：ADC采样值、温度传感器读数
  - 版本寄存器：固件版本号（烧录后固定）

只写寄存器 (Write-Only)

- 功能需求：控制硬件行为（如启动操作、清除状态）
- 硬件特性：写入触发动作，但读取无意义或危险
- 示例：

- - 控制寄存器：启动ADC转换、复位计数器
  - 中断清除寄存器：写1清除中断标志
  - 敏感配置：加密密钥寄存器（禁止回读防泄露）

可读可写寄存器 (Read-Write)

- 功能需求：需要动态配置的参数
- 硬件特性：软件可修改且需验证配置
- 示例：

- - 分频系数寄存器：设置时钟频率
  - DMA地址寄存器：配置传输地址
  - 模式控制寄存器：切换工作模式

二、硬件实现视角

1. 只读寄存器的实现

// 状态寄存器：硬件驱动，只读
reg [7:0] sensor_data;
assign status_reg = {sensor_data, fifo_empty, irq_pending};

物理结构：无写使能逻辑，节省资源
优势：防止软件意外覆盖关键状态

2. 只写寄存器的实现

// 控制寄存器：只写触发操作
reg [3:0] cmd_reg;
always @(posedge clk) begin
  if (write_en) begin
    cmd_reg <= data_in;  // 写入触发
    start_conversion <= (data_in[0]==1); // 启动信号
  end
end

物理结构：无读数据路径，减少布线资源
安全考虑：防止读取敏感控制信号

3. 可读可写寄存器的实现

// 配置寄存器：可读写
reg [31:0] clk_divider;
always @(posedge clk) begin
  if (write_en) 
    clk_divider <= data_in;  // 写入配置
end
assign data_out = clk_divider; // 读出当前值

物理结构：需要完整的读写路径
代价：消耗更多逻辑资源和布线

三、设计考量因素

因素	只读	只写	可读写
资源消耗	★☆☆	★☆☆	★★★
安全性	★★☆	★★★	★☆☆
调试便利性	★★★	★☆☆	★★★
典型应用	状态监控	控制触发	参数配置

资源优化

- 只读/只写寄存器节省逻辑资源（FPGA的LUT/FF资源有限）
- 复杂系统中可减少20-40%寄存器资源占用

时序关键路径

- 只写寄存器避免读路径延迟（对高速控制信号至关重要）
- 例：DDR控制器命令寄存器需100ps内响应，读路径会引入延迟

安全与稳定性

- 只写敏感寄存器防止误读（如自毁控制位）
- 只读状态寄存器防止软件破坏硬件状态

// 危险示例：若状态寄存器可写
*STATUS_REG = 0;  // 误操作清除故障标志，导致系统失控

总线协议兼容性

- 符合AMBA/AXI等总线规范的要求：

- - 只读：PROT[0]=1 (特权访问)
  - 只写：PROT[1]=1 (安全访问)

四、实际案例解析

案例1：UART控制器寄存器

寄存器名	偏移地址	属性	功能说明
UART_DR	0x00	R/W	数据发送/接收
UART_SR	0x04	RO	状态（发送完成/数据就绪）
UART_CR	0x08	WO	控制（使能/中断清除）

案例2：中断控制器

// 中断状态寄存器（只读）
logic [31:0] irq_status;
assign rd_data = (addr==IRQ_STATUS) ? irq_status : 0;

// 中断清除寄存器（只写）
always_ff @(posedge clk) begin
  if (wr_en && addr==IRQ_CLEAR) 
    irq_status <= irq_status & ~wr_data; // 写1清除
end

五、错误设计示例

危险设计： 将只写寄存器设计为可读


// 错误：密钥寄存器可读
assign key_out = decryption_key; 
// 攻击者可通过读取接口提取密钥

正确设计：

// 安全设计：密钥寄存器只写
always @(posedge clk) begin
  if (key_write_en) 
    decryption_key <= data_in; // 无读路径
end

总结

只读寄存器

- 本质：硬件→软件的观察窗口
- 价值：监控状态、获取数据，不可修改

只写寄存器

- 本质：软件→硬件的控制开关
- 价值：触发动作、清除状态，无需回读

可读写寄存器

- 本质：软硬件交互的配置通道
- 价值：动态调整参数，需双向验证

这种设计哲学源于硬件本质：FPGA不是存储器，而是硬件电路。
寄存器不是"存储变量"，而是硬件功能的物理接口

正确的寄存器属性设计能提升系统性能（减少20-40%逻辑资源）、增强安全性（防止关键寄存器被篡改），并优化时序（缩短关键路径延迟）。