IA 架构下memory ordering的一些思考

最新推荐文章于 2024-10-26 15:44:05 发布
最新推荐文章于 2024-10-26 15:44:05 发布
阅读量1.3k 收藏 3
点赞数 4
CC 4.0 BY-SA版权
分类专栏： CPU微架构 文章标签： intel barrier
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/adambynes/article/details/52076298
本文主要探讨了IA架构中内存顺序的概念，包括单处理器系统下的内存顺序规则和处理器顺序。针对RAR（Read-After-Read）场景，解释了为何在IA架构下即使在强顺序情况下仍需要lfence指令。同时，文章提到了加载操作仅需要一个端口的原因，涉及到load buffer和store buffer的管理。通过对IA处理器内部机制的分析，阐述了内存屏障如lfence在特定情况下的必要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

之所以要写这篇东西是因为想把之前在公司的一些问题总结一下，在内存相关操作中一些ordering和dependency的问题一直没能太搞明白，所以最近空闲下来静下心研究了一下，觉得还是有所收获，期待各路IA高手们来进行拍砖。一直存在的问题有如下三个

  • memory ordering究竟是指的什么ordering
  • 为什么在IA强ordering的情况下RAR还要加lfence
  • 为什么load相关的操作一直只需要一个port

memory ordering

what is memory ordering这个问题真的是困惑了我好久。

from the IA developer manual volume3 chapter8.2 we can find the definition

*The term memory ordering refers to the order in which the processor issues reads(loads) the writes(store) through the system bus to system memory

然后在manual里面就指出了其实在单processor的系统下面有如下ordering的规则

  1. 两个read之间是不能乱序的
  2. write after write是不能乱序的
  3. write after read 是不能乱序的
  4. read after write是不能乱序的（此时read和write的地址一致）

初看不会去细想这个乱序究竟是什么，但是当要深入去思考其out of order的一些机制时就发现不得不考虑以上的问题。

下面我就给大家说下order的概念。

其实order要分为不同的层面来看
1. 指令被

最低0.47元/天 解锁文章

200万优质内容无限畅学
理解C++的内存顺序（memory ordering）
夏天的狂风的专栏
06-10 424
在计算机科学中，内存顺序是一个理论模型，它描述了多线程程序中的内存访问行为。内存顺序定义了多个线程之间如何交互，以及它们如何共享和操作内存。在C++中，内存顺序是通过枚举来定义的。和。它们定义了不同的内存顺序语义，从最弱的到最强的。C++的内存顺序为并发编程提供了强大的支持。通过理解内存顺序，你可以编写出更高效、更安全的多线程程序。希望本文能帮助你理解C++的内存顺序，为你的并发编程之旅提供指导。在实际编程中，你可能会遇到更复杂的情况，例如需要处理多个原子操作的结果，或者需要使用更弱的内存顺序来提高性能。
八、访存顺序（Memory Ordering）
xiaobingshidabing的博客
02-02 1225
这篇文章记录了ARM架构中跟存储系统相关的学习笔记，包括存储类型，存储顺序，内存屏障等内容。
Memory Ordering
jerry1089的专栏
01-06 698
<br />原文出处：http://blog.chinaunix.net/u2/88585/showart_2087702.html<br /><br />Background<br /><br /> 很久很久很久以前，CPU忠厚老实，一条一条指令的执行我们给它的程序，规规矩矩的进行计算和内存的存取。<br /> 很久很久以前， CPU学会了Out-Of-Order，CPU有了Cache，但一切都工作的很好，就像很久很久很久以前一样，而且工作效率得到了很大的提高。<br /> 很久以前，我们需要多个C
Memory ordering
weixin_33717117的博客
03-24 126
 待续
[c/c++] memory ordering
ykun089的博客
12-08 505
std::memory_order - cppreference.commemory ordering 又叫内存序，这个翻译其实不直观，更加具体应该叫做 cpu 访问内存的顺序(FIX Me If wrong)。这个概念的引入是为了解决 “多线程读写多变量” 场景下的乱序问题。如果针对多线程读写多变量时使用粒度较粗的锁，那么在不考虑效率的前提下，可以不用考虑memory ordering问题，比如下面的代码已经通过加锁解决了同步问题： 上面的问题是锁的粒度较大，如果想要减小锁的粒度，或者直接不加锁还能保
C++ memory ordering
nothingbutpassion的博客
07-19 308
C++11 6种 Memory Order memory_order_acquire: 限制atomic::load()之后的load操作相关代码不能移到该load()之前。 memory_order_release: 限制atomic::store()之前的store操作相关代码不能移到该store()之后。 memory_order_acq_rel: 前两种限制的组合。 memory_order
关于memory barrier/memory ordering的笔记和总结（3）
phenix_lord的专栏
01-19 2278
 Linux中的memory barrier                        基本的memory ordering特征 原则：内核按照最relax的memory ordering(DEC Alpha)来设计，其内存模型的特点如下： 对不同地址的普通内存操作会发生乱序(对同一地址的读写，由cache一致性保证) 注：和ARM的内存模型不同的是：
[A-14]ARMv8/ARMv9-Memory-内存模型的类型(Device & Normal)
最新发布
基层架构师的分享
10-26 1239
本文着重介绍了ARM架构下的内存的分类。
从微架构到向量化--CPU性能优化指北
treblez's blog
08-02 1648
无论是CPU还是GPU，基本的并行手段主要有三种：(1) instruction-level parallelism (ILP) 指令并行 如超标量、流水线（在GPU中叫做流水线并行）(2) thread-level parallelism (TLP) 如openmp 和 pthread （在GPU中叫数据并行或者SIMT）(3) vector-level parallelism 如SIMD（在GPU中叫张量并行）
Intel® 64 and IA-32 Architectures Software Developer's Manual CHPTER 8 Multiple-processor management
读芯术
10-24 1245
第8章 多处理器管理CHPTER 8 Multiple-processor management8.1 LOCKED ATOMIC OPERATIONS 锁定的原子操作8.1.1 Guaranteed Atomic Operations 保证的原子操作8.1.2 Bus Locking 总线锁定8.1.2.1 Automatic Locking自动锁定8.1.2.2 Software Contro...
Chapter 13 Memory Ordering
qq_43527944的博客
03-16 406
第十三章 内存排序 如果你的代码直接与硬件或在其他核心上执行的代码交互，或者直接加载或写入要执行的指令，或者修改页表，你需要注意内存排序问题。在所有这些情况下，内存排序问题都由相关代码为您处理. 如果您正在编写操作系统内核或设备驱动程序，或者实现管理程序、JIT编译器或多线程库，那么您必须很好地理解ARM架构的内存排序规则。 ARMv8架构使用了一个弱排序的内存模型。一般来说，这意味着内存访问的顺序不需要与加载和存储操作的程序顺序相同。对普通内存的读写可以由硬件重新排序，只受数据依赖关系和显式内存屏障指令的
CPU Cache and Memory Ordering
03-17
网易杭研院何登成学习CPU架构以及并发程序设计的一些心得 与收获。主要内容包括： – 简单介绍CPU的架构，部分主要模块及其功能(Cache Structure, Cache Line , Set-Way)； – Cache Coherence算法 (MESI, MOESI)； – CPU Memory Ordering模型 (Atomic，Reorder，Memory Barrier (Compiler, CPU)，Lock Instruction，Load Acquire/Store Release)； – 并发程序设计 (实现一个Spinlock，纠正一个Lock-Free Algorithm， Data Race (False-Sharing, Per-Processor Data))
CPU Cache and Memory Ordering(修改版)
07-01
CPU Cache and Memory Ordering(修改版)CPU Cache and Memory Ordering(修改版)CPU Cache and Memory Ordering(修改版)
ARMv8-A系列学习笔记(7)--Chapter 13 Memory Ordering
04-07 3656
Chapter 13 Memory Ordering  两种NORMAL与DEVICE （ARMV7 还有一种STRONGLY ORDERED，V8没有了） NORMAL: all code, most data regions RAM, Flash, or ROM weakly ordered, fewer restrictions p
Memory ordering - 内存屏障
qq_41775852的博客
03-06 468
CPU缓存会导致两个关于内存的并发问题： 可见性 有序性 可见性描述的是多个线程的问题，一个线程修改变量之后，另一个线程却无法查看变量最新值的问题。 有序性描述的是一个线程的问题，一个线程内的读写操作发送了重排序。但是这个现象一定是通过另外一个线程观察到的，因为对于同一个线程具有as-if-serial的性质。 有序性问题可分为两大类： 编译重排序和CPU指令并行执行重排序：指令的执行顺序在物理时间上发生了真正意义上的的重排序，即代码上位于后面的指令，却先执行了。 CPU读写缓冲区重排序：指令的执行顺
Intel 64 Memory ordering principles
奋斗中拥有
04-23 1794
关于memory barrier/memory ordering的笔记和总结（1）
phenix_lord的专栏
01-19 2821
本文是ARM和INTEL官方手册、LINUX内核文档的笔记。              谁需要关心memory ordering 以下情况下，不需要关心memoryordering： 如果不涉及内存的并发访问； 代码完全利用信号量、自旋锁等内核原语或者高级语言提供互斥手段完成并发访问控制。 典型的需要关心memoryordering
Memory Ordering in Intel Family
sparkliang的专栏
10-19 4178
前言：这篇文章是翻译自的Intel x86/64的规范文档，其中第8.2节中有关Memory Ordering的几段。整个文档是一本巨书，这里可以download：http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-system-pr
Memory Ordering in Modern Microprocessors, Part II
DaySummer's Hut
03-19 1722
 Anybody who says computers give only right answers hasnt seen what happens when several SMP processors, each with its own cache, try to get at the same data. Heres how to keep the kernels view of
Memory Ordering在写代码时要注意什么，举个例子
06-10
Memory Ordering是指在多线程编程中，不同线程之间对共享内存的读写顺序可能会出现不一致的情况，从而导致程序出错。在写代码时需要注意以下几点： 1. 理解不同的内存访问顺序：内存访问顺序可以分为顺序一致性、弱序一致性、总线锁序等。开发者需要理解不同访问顺序的含义和使用场景，避免出现不一致的情况。 2. 使用同步机制：同步机制可以保证不同线程之间的内存访问顺序，例如使用锁、互斥量、信号量等同步机制，来保证代码的正确性。 3. 避免数据竞争：在多线程编程中，不同线程之间可能会对同一块内存进行读写操作，导致数据竞争。开发者需要使用锁等同步机制，来避免数据竞争，保证程序的正确性。 举个例子，假设有两个线程A和B，它们同时访问一个共享变量x，线程A执行x = 1，线程B执行x = 2。如果没有使用同步机制，可能会出现x的值不确定的情况，从而导致程序出错。因此，开发者需要使用锁或其他同步机制，来保证不同线程之间对共享变量的访问顺序。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值