用1,2,3,4,5组成不重复5位数,4不能在第三位,3与5不能相连(最简单的办法)

本文介绍了一个使用Java编写的程序,该程序能够生成并打印出所有由数字1至5组成的排列,其中数字4不能出现在第三位,且数字3与5不能相邻。通过嵌套循环和条件判断实现了这一功能。
package com.wzs;

//对第一题增加难度,用1、2、3、4、5这5个数字,用java写一个main函数,打印出所有不同的排列,
//如:51234、12345等,要求:"4"不能在第三位,"3"与"5"不能相连。 
public class Test3
{
    public static void main(String[] args)
    {
        int number = 0;
        int count = 0;
        String numberStr;
        for (int a = 1; a <= 5; a++)
        {
            for (int b = 1; b <= 5; b++)
            {
                for (int c = 1; c <= 5; c++)
                {
                    for (int d = 1; d <= 5; d++)
                    {
                        for (int e = 1; e <= 5; e++)
                        {
                            // 打印出所有不重复的数字
                            if (a != b && a != c && a != d && a != e && b != c && b != d && b != e && c != d && c != e && d != e)
                            {
                                number = a * 10000 + b * 1000 + c * 100 + d * 10 + e;
                                numberStr = String.valueOf(number);
                                // 4不能再第3位, "3"与"5"不能相连
                                if (numberStr.indexOf("4") != 2 && numberStr.indexOf("35") == -1 && numberStr.indexOf("53") == -1)
                                {
                                    count++;
                                    System.out.println(numberStr);
                                }
                            }
                        }
                    }
                }
            }
        }
        System.out.println("count=" + count);
    }
}

输出结果:

12345
12543
13245
13254
14325
14523
15234
15243
21345
21543
23145
23154
24315
24513
25134
25143
31245
31254
31524
31542
32145
32154
32514
32541
34125
34152
34215
34251
34512
34521
41325
41523
42315
42513
43125
43152
43215
43251
45123
45132
45213
45231
51234
51243
51324
51342
52134
52143
52314
52341
54123
54132
54213
54231
54312
54321
count=56


<think>我们正在设计一个8位逐次比较型ADC(Analog-to-Digital Converter)电路,要求输入0-5V直流电压,转换误差小于0.1V,并包含启动按钮和转换完成指示灯。在Multisim中实现这样的电路,我们需要以下主要组件: 1. **模转换器(DAC)**:用于将字量转换为模拟量,以便输入模拟电压比较。由于是8位,我们通常使用8位DAC,例如DAC0808。 2. **比较器**:用于比较输入模拟电压和DAC输出的电压,输出高低电平。 3. **逐次逼近寄存器(SAR)**:控制整个转换过程,从最高位开始逐位确定每一位的值。我们可以用8个D触发器(如74LS74)和逻辑门来构建,或者使用移位寄存器(如74LS164)和锁存器(如74LS373组合实现,但更常见的是使用专门的SAR芯片,过在Multisim中我们可以用字逻辑组件搭建。 4. **时钟电路**:为SAR提供时钟信号,控制转换节奏。 5. **控制逻辑**:包括启动转换的控制(使用按钮)和转换完成指示(使用LED)。 由于Multisim中可能没有现成的SAR模块,我们将使用计器(如74LS191或74LS161)和移位寄存器(如74LS164)配合D触发器(74LS74)和逻辑门(74LS系列)来构建SAR逻辑。但是,更简单的做法是使用一个8位计器配合一个8位移位寄存器来实现逐次逼近的过程。 ### 设计思路 1. **初始化**:当启动按钮按下时,SAR寄存器复位,并开始转换过程。 2. **逐次比较**: - 从最高位(MSB)开始,将该位置1(即10000000),其余位为0,通过DAC转换为模拟电压$V_{DAC}$。 - 比较器将$V_{DAC}$输入电压$V_{in}$比较: - 若$V_{in} \geq V_{DAC}$,则保留该位为1; - 否则,该位置0。 - 然后移动到下一位(次高位),重复上述过程,直到最低位(LSB)。 3. **转换完成**:8位全部比较完成后,输出转换完成信号,点亮指示灯,同时输出8位数字量。 ### 具体组件选择 - **DAC**:使用DAC0808(8位乘法型DAC),参考电压设置为5V,这样输出范围为0-5V(需要外部运放进行电流-电压转换)。 - **比较器**:使用LM339或LM311等高速比较器。 - **SAR逻辑**:我们可以使用一个8位移位寄存器(如74LS164)和一个8位锁存器(如74LS373)配合一个8位计器(如74LS161)来实现。但更直接的方法是使用一个8位可预置计器(如74LS593)或使用多个D触发器构建一个状态机。然而,为了简化,我们可以考虑使用一个8位二进制计器(74LS161)和一个8位移位寄存器(74LS164)来生成控制信号,但需要一些逻辑门控制。 实际上,我们可以用一个8位移位寄存器(74LS164)来产生一个“1”从高位到低位的移动,作为每一位的试探。同时用一个8位锁存器(74LS373)来锁存每一位的结果。 具体连接: - 移位寄存器的串行输入端初始置1(在启动时),然后每个时钟周期移位一次(共8个时钟周期)。 - 移位寄存器的并行输出端分别连接到锁存器的据输入端,同时作为DAC的输入(即当前试探的字量)。 - 比较器的输出连接到锁存器的使能端(经过适当逻辑),在时钟的适当边沿锁存比较结果。 这种连接并常见,通常需要设计状态机。因此,我们采用另一种方法:使用一个8位计器(74LS161)和一个8选1据选择器(74LS151)来依次选择每一位对应的锁存器,但这样比较复杂。 考虑到复杂度,我们可以使用多个D触发器(8个)构成一个寄存器,然后用一个移位寄存器产生控制信号,依次控制每个D触发器的置位或复位。具体如下: 1. 使用一个8位移位寄存器(74LS164),在启动时通过异步清零端清零,然后在启动信号后,第一个时钟脉冲将移位寄存器的最高位置1(通过并行置或串行输入),然后每个时钟周期右移一位,这样依次产生8个控制信号(每个位对应一个高电平脉冲)。 2. 每个控制信号连接到对应位的D触发器的时钟端(或使能端),而D触发器的据输入端由比较器输出提供(注意:在控制信号有效时,将比较器的结果锁存到该位)。 3. 同时,将8个D触发器的输出连接到DAC的8位输入。 这样,在每一位的控制信号有效时,D触发器根据比较器的结果更新该位(如果比较器输出高电平,则置1,否则置0?但注意:D触发器在时钟上升沿锁存据,所以我们需要将比较器的输出直接连接到D触发器的D端,而控制信号作为时钟。但是,这样可能会在非控制信号时出现误触发。因此,我们使用一个门:控制信号和比较器输出后作为D触发器的输入?这样行,因为比较结果需要锁存到该位。 更准确的做法:每个D触发器代表一位,其D端接高电平(+5V),而时钟端通过一个门连接,门的两个输入分别是移位寄存器对应位的输出和比较器的输出。这样,当移位寄存器输出1(即当前位被选中)且比较器输出1(输入电压大于等于DAC输出)时,该D触发器被触发,输出高电平(即该位置1)。否则,该位保持0?但这样无法将位置0。 因此,我们需要一个更复杂的逻辑:每个位有两个操作,可能置1也可能置0。实际上,在逐次逼近中,我们首先将试探位置1,然后根据比较结果决定是否保留。如果比较结果小于,则将该位清零。因此,我们可以这样设计: - 在移位寄存器的每一位输出有效时,我们先将该位置1(通过置位端),然后根据比较结果,如果比较器输出低电平(表示$V_{in} < V_{DAC}$),则将该位复位(清零)。但是,这样需要在一个时钟周期内完成置位和复位?这很难。 因此,我们采用两个时钟周期一位的方法:第一个时钟周期将试探位置1,然后等待DAC稳定,在第二个时钟周期读取比较结果,并根据结果决定是否保留该位。但这样会使转换时间加倍。 为了在一个时钟周期内完成,我们可以这样: - 在时钟上升沿,移位寄存器移位,新的控制位有效(高电平)。 - 此时,DAC的输入是当前寄存器中所有位的值(其中当前试探位被置1,低位为0)。DAC输出后,经过一个稳定时间(需要保证在时钟周期内稳定),在时钟下降沿采样比较器输出,并更新当前试探位。 但是,这需要精确的时序控制。 鉴于Multisim仿真的实时性要求高,我们可以采用两个时钟周期一位的方法,这样更可靠。 ### 简化设计 由于在Multisim中搭建完整的8位SAR逻辑比较复杂,我们可以考虑使用微控制器(如8051)来模拟SAR逻辑,但题目要求使用逐次比较型ADC电路,所以还是用分立元件搭建。 这里,我们采用一个8位移位寄存器(74LS164)和一个8位锁存器(74LS373)以及一些逻辑门来实现。具体步骤: 1. **启动转换**:按下按钮,产生一个启动脉冲,将移位寄存器清零并置入初始值10000000(通过并行置端),同时将锁存器清零(或保持原值,但第一次转换需要清零)。 2. **转换过程**: - 移位寄存器的并行输出(8位)直接作为DAC的输入(即当前试探的字量)。 - 比较器比较DAC输出和输入电压,输出高或低。 - 在时钟上升沿,移位寄存器右移一位(这样,下一个试探位变成1,其他低位为0)。 - 同时,在移位寄存器移位之前,我们需要将比较器的结果锁存到当前试探位对应的锁存器位。但是,移位寄存器的输出断变化的,所以我们需要在移位之前将当前试探位的结果保存到锁存器中。 因此,我们设计:在时钟的下降沿(即移位寄存器移位后,下一个上升沿到来之前),将比较器的结果锁存到锁存器的对应位。但是,锁存器通常是在上升沿锁存,所以我们可以用反相时钟。 具体连接: - 移位寄存器(74LS164)的时钟接系统时钟(CLK)。 - 锁存器(74LS373)的锁存使能端(LE)接系统时钟的反相(即通过一个反相器)。这样,在系统时钟的下降沿,锁存器锁存据。 - 锁存器的据输入端D0-D7分别接比较器的输出(注意:每一位都接同一个比较器输出?这对,因为我们要锁存的是每一位的结果,而移位寄存器每次只试探一位。所以实际上,锁存器的每一位数据输入都应该由移位寄存器的当前控制位和比较器输出共同决定。 我们重新考虑:锁存器的8位输出作为最终转换结果,同时也是DAC的输入(除了当前试探位由移位寄存器控制)。这样行,因为移位寄存器的输出是试探值,而锁存器的输出是已经确定的值。 因此,我们采用另一种方法:将移位寄存器的输出作为控制信号,而锁存器的输出作为DAC的输入。在转换过程中,锁存器的输出是已经确定的位,而移位寄存器输出中当前试探位为1,其余为0。然后,DAC的输入应该是锁存器已确定的位和移位寄存器当前试探位的“或”逻辑。即: DAC输入 = 锁存器输出 | 移位寄存器输出 这样,在试探某一位时,该位为1(来自移位寄存器),而锁存器中该位可能为0(尚未确定),但其他已确定的位来自锁存器。 然而,在移位寄存器中,当前试探位为1,其他位为0,而锁存器中已确定的位(高位)已经为1或0,低位尚未确定(为0)。所以,将锁存器输出和移位寄存器输出相或,就可以得到当前试探的完整数字量(已确定的位加上当前试探位为1,低位为0)。 然后,比较器比较DAC输出和$V_{in}$,输出结果。这个结果需要在当前位确定后锁存到锁存器的当前位。 锁存器(74LS373)是电平锁存,当锁存使能(LE)为高电平时,输出跟随输入;当LE变为低电平时,据被锁存。所以,我们可以在系统时钟的低电平期间,将比较器的结果输入到锁存器的当前位对应的输入端。但是,锁存器是8位并行锁存,我们如何只更新当前位? 我们可以将锁存器的每一位数据输入通过一个门控制:门的一个输入是比较器输出,另一个输入是移位寄存器对应位的输出(即当前控制位)。这样,只有当前控制位为1时,比较器的结果才能输入到锁存器的该位。其他位则保持原值(通过反馈,将锁存器的输出反馈到输入,但要注意竞争)。 具体连接: - 锁存器的据输入D_i = (移位寄存器输出Q_i) ? 比较器输出 : 锁存器输出Q_i 这相当于一个21据选择器,由移位寄存器输出Q_i控制:当Q_i为1时,选择比较器输出;否则,选择锁存器自身的输出(保持)。 我们可以用8个21多路复用器(如74LS157)来实现。但这样会增加大量组件。 为了简化,我们可以利用锁存器的透明特性:在锁存使能(LE)为高时,输出跟随输入。我们设计在时钟低电平期间(此时锁存使能LE=1,即透明模式)更新锁存器的输入。而锁存器的输入由移位寄存器的当前控制位来选择:如果当前控制位为1,则该位的输入来自比较器输出;否则,来自锁存器自身的输出(反馈)。这样,在时钟低电平期间,锁存器的输入会根据移位寄存器的控制位来更新当前试探位,而其他位保持。然后,在时钟上升沿到来时,锁存使能LE变为低电平(通过反相器,将CLK反相后接LE),据被锁存,同时移位寄存器移位(时钟上升沿),进入下一位。 所以,锁存器输入D_i = (Q_shift_i) ? CompOut : Q_latch_i 其中,Q_shift_i是移位寄存器第i位的输出,Q_latch_i是锁存器第i位的输出,CompOut是比较器输出。 这个逻辑可以用8个或门实现,例如使用74LS08(门)和74LS32(或门)组合,或者直接使用74LS157(四21,需要两片)。 连接示意图: ``` Q_shift_i ---->| AND |----> OR门 ---> D_i CompOut--->| | | ------- |--> OR门 ---> D_i Q_latch_i -------->| AND | (实际上,当Q_shift_i为1时,选择CompOut;为0时,选择Q_latch_i) NOT Q_shift_i-->| AND |----> ``` 实际上,更简单的是用21据选择器:选择控制端为Q_shift_i,据0通道接Q_latch_i,1通道接CompOut,输出接D_i。 使用74LS157(四21据选择器),每片可以处理4位,8位需要两片。 ### 完整电路框图 1. **时钟发生器**:使用方波信号源(例如1kHz)。 2. **启动电路**:按钮和RS触发器,用于产生启动脉冲(启动脉冲将移位寄存器置为10000000,同时将锁存器清零?或者移位寄存器初始状态为00000000,通过并行置端置入10000000)。启动脉冲还应该控制一个状态机(比如一个计器)来计8个周期,然后停止时钟或产生完成信号。 3. **移位寄存器(74LS164)**:串行输入接地(因为我们需要串行输入据),并行置端由启动脉冲控制,置入10000000。时钟接系统时钟。 4. **锁存器(74LS373)**:锁存使能端(LE)接系统时钟的反相(即CLK经过反相器)。据输入D0-D7分别通过8个21据选择器(74LS157)比较器输出和锁存器输出相连。选择控制端由移位寄存器的对应位输出控制。 5. **DAC**:输入来自锁存器的输出(注意:在电路中,DAC的输入应该是锁存器的输出,因为锁存器的输出是已经确定的位。但是,在比较过程中,我们使用DAC输入 = 锁存器输出 | 移位寄存器输出 来生成试探值。然而,在锁存器的输入端,我们使用了据选择器,而DAC的输入应该接哪里?实际上,DAC的输入应该接“锁存器输出 | 移位寄存器输出”,因为当前试探的字量是已确定位(锁存器输出)和当前试探位(移位寄存器输出)的叠加。所以,我们需要一个或门阵列,将锁存器输出和移位寄存器输出按位或,然后送给DAC。 但是,注意:锁存器输出和移位寄存器输出是8位,我们需要8个或门(74LS32)。 6. **比较器**:正输入端接$V_{in}$,负输入端接DAC输出输出据选择器的输入1(对应每一位)。 7. **转换完成指示**:用一个8进制计器(如74LS161)计8个时钟周期(即转换8位),计满后输出一个完成信号,驱动LED指示灯。同时,完成信号可以用于停止时钟(如果需要)或锁存最终结果。 ### 具体步骤 1. 启动:按下按钮,产生一个启动脉冲(高电平),该脉冲: - 将8位计器(用于计转换位数)清零。 - 将移位寄存器置为10000000(通过并行置端)。 - 将锁存器清零(可选,或清零,因为第一次转换时锁存器会更新)。 - 启动时钟(如果时钟是受控的,则开启时钟振荡)。 2. 第一个时钟周期(上升沿):移位寄存器移位(因为启动时已经置),此时移位寄存器输出10000000。 - 同时,DAC的输入 = 锁存器输出(全0)| 移位寄存器输出10000000) = 10000000(二进制),即128(十进制),对应DAC输出电压$V_{DAC}=128/256 * 5V = 2.5V$。 - 比较器比较$V_{in}$和$V_{DA}$,输出结果。 - 在时钟低电平期间,锁存器处于透明模式(LE=1),同时,由于移位寄存器输出10000000,所以据选择器选择比较器输出作为锁存器的输入(仅对最高位,其他位选择锁存器自身的输出,即保持)。因此,锁存器的最高位输入为比较器输出,其他位输入为0(如果之前清零)或保持。 - 然后,在时钟上升沿到来之前,锁存器LE变为低电平(由反相器将CLK反相得到),据被锁存,最高位被更新为比较器输出的值,其他位变。 3. 第一个时钟上升沿:移位寄存器右移一位,变为01000000(注意:74LS164是串行输入为0,所以右移时移入0,因此是01000000)。 - 此时,DAC输入 = 锁存器输出(最高位已更新,其余位为0)| 移位寄存器输出(01000000)= 最高位和01000000相或,即如果最高位为1,则11000000;如果最高位为0,则01000000。 - 比较器比较$V_{in}$和$V_{DAC}$,输出结果。 - 在时钟低电平期间,锁存器透明,据选择器根据移位寄存器输出(01000000)选择:只有次高位选择比较器输出,其他位选择锁存器自身输出(保持)。因此,锁存器的次高位输入为比较器输出,其他位保持变。 - 在下一个时钟上升沿,锁存器锁存,次高位更新。 4. 重复以上过程,直到第8位。 5. 第8个时钟周期结束后,8位计输出一个完成信号(高电平),点亮LED,并可以用于停止时钟(如果设计为单次转换)。 ### 误差分析 8位ADC,理论最小分辨率为$5V/256 \approx 0.0195V$,而要求转换误差小于0.1V,所以理论上满足。但实际误差可能来自: - DAC的精度(如DAC0808的线性度) - 比较器的失调电压 - 参考电压的精度 - 电阻网络匹配(如果DAC是电阻网络型) - 电源噪声 因此,在Multisim中,我们选择高精度模型,并注意参考电压的稳定性。 ### Multisim实现步骤 1. 放置元件: - 移位寄存器:74LS164 - 锁存器:74LS373 - 据选择器:74LS157(两片) - DAC:DAC0808 - 比较器:LM311 - 运放:用于DAC的电流-电压转换,如LM741 - 时钟:方波信号源(1kHz) - 按钮、LED、电阻、电容等 2. 连接电路: - 按上述框图连接,注意电源和地。 - DAC0808需要参考电压(5V)和运放转换(典型电路:DAC0808的IOUT接运放反相端,反馈电阻Rf=5kΩ,运放同相端接地)。 3. 调试: - 测试DAC输出是否正确。 - 测试比较器功能。 - 测试启动电路和时钟。 - 测试移位寄存器的移位和置。 - 测试锁存器的锁存功能。 由于电路较复杂,可能需要逐步调试。 ### 注意事项 - 时钟频率:需要足够低,以保证DAC稳定和比较器响应。建议开始时用较低频率(如1kHz),然后逐步提高。 - 稳定时间:DAC和比较器都需要稳定时间,因此时钟周期要大于稳定时间。 - 逻辑电平:注意比较器输出电平TTL兼容(LM311需要加上拉电阻)。 ### 参考电路图 由于无法在此绘制,请参考以下步骤在Multisim中搭建: 1. 创建时钟源。 2. 创建启动电路:按钮、RS触发器(或单稳态触发器)用于产生启动脉冲。 3. 连接74LS164:启动脉冲接异步清零端(MR,低电平有效)和并行置端(SH/LD,如果有时)。但74LS164没有并行置端,所以我们需要用其他方法。因此,我们可以换用74LS1944位双向移位寄存器,有并行置),但需要两片级联。或者用74LS1954位移位寄存器,有并行置),两片级联成8位。 - 这里我们选用两片74LS194级联成8位移位寄存器。启动脉冲时,并行置端(PL)有效,置入10000000。 4. 锁存器用74LS373(两片,因为8位)。 5. 据选择器用74LS157(两片)。 6. 或门阵列用74LS32(两片)。 7. DAC0808连接:参考电压5V,输出接运放(电流-电压转换)。 8. 比较器LM311输出加上拉电阻(如1kΩ)到Vcc(5V)。 9. 8位计器:74LS161(两片级联),计到8(即二进制1000)时,通过门电路产生完成信号(当计器计到8时,输出高电平,驱动LED)。 ### 仿真验证 设置输入电压$V_{in}$(例如2.5V),运行仿真,观察LED指示灯是否在8个时钟周期后点亮,并读取锁存器的输出值(8位二进制),看是否预期相符(2.5V对应128,即10000000)。 ### 相关问题 1. 如何调整时钟频率以满足转换时间要求? 2. 如何降低DAC的建立时间对转换精度的影响? 3. 除了使用分立元件,还有哪些集成ADC芯片可以实现逐次比较型ADC? 4. 如何测试ADC的转换误差? 5. 在Multisim中如何测量ADC的转换时间?</think>### 8位逐次比较型ADC设计指南(Multisim实现) #### 设计原理 逐次比较型ADC通过二进制搜索算法实现模转换,核心组件包括**DAC**、**比较器**和**控制逻辑**。8位分辨率对应$2^8=256$个量化等级,输入范围0-5V时,理论最小分辨率为: $$V_{LSB} = \frac{5V}{256} \approx 0.0195V$$ 要求转换误差<0.1V(约5LSB),需保证DAC精度和比较器稳定性。 #### 电路设计(Multisim实现) ```mermaid graph TB subgraph 模拟部分 Vin[输入电压 0-5V] --> Comp[比较器] DAC[8位DAC] --> Comp end subgraph 字控制 Button[启动按钮] --> SAR[逐次逼近寄存器] CLK[时钟] --> SAR Comp --> SAR SAR --> DAC SAR --> LED[完成指示灯] end ``` ##### 1. 核心组件选型 | 组件 | 推荐型号 | 参要求 | |--------------|---------------|--------------------------| | **DAC** | DAC0808 | 8位分辨率,参考电压5V | | **比较器** | LM311 | 响应时间<1μs,失调电压<1mV| | **SAR逻辑** | 74LS系列逻辑门 | 8位寄存器(74LS374) | | **时钟** | 555定时器 | 频率10-100kHz可调 | ##### 2. 电路搭建步骤 1. **DAC模块**: - 连接DAC0808的Vref+引脚到5V参考电压 - 输出级添加运放(如LM358)实现电流-电压转换 - 输出电压范围校准:0V→00000000, 5V→11111111 2. **比较器模块**: ```mermaid circuit LR A[Vin] -->|+| Comp(LM311) B[DAC输出] -->|-| Comp Comp -->|输出| SAR R1[10kΩ] --上拉电阻--> Vcc ``` 3. **SAR控制逻辑**: - 使用D触发器(74LS74)构建状态机 - 关键逻辑方程: $$D_7 = \overline{START} \cdot Q_7 + START \cdot 1$$ $$D_n = \overline{START} \cdot (Q_n \oplus COMP_{OUT}) \quad (n=6 \sim 0)$$ - 启动信号:按钮通过单稳态触发器消抖 4. **指示电路**: - 完成指示灯:SAR最高位(Q7)下降沿触发LED - 转换状态机:`空闲→启动→转换(8周期)→完成` #### 3. 关键参验证 1. **误差控制**: - DAC线性误差:<0.5LSB (0.01V) - 比较器迟滞:添加5mV正反馈 - 采样保持:输入级加0.1μF电容 2. **时序设计**: ```mermaid timeline title 转换时序(8个时钟周期) section 周期 1 : MSB置位 2-8 : 位比较 9 : 输出锁存 ``` - 时钟频率计算: 假设DAC建立时间3μs,比较时间1μs: $$f_{CLK} = \frac{1}{8 \times (3+1)μs} = 31.25kHz$$ #### 4. 仿真测试步骤 1. 输入DC 2.5V,验证输出是否为10000000 (128) 2. 边界测试: - 0V → 00000000 - 4.98V → 11111111 (误差<0.1V) 3. 动态测试: - 斜坡输入0→5V/10ms - 观察输出码的单调性 #### 5. 性能优化技巧 1. **降低DNL误差**: - DAC输出端添加RC滤波器(R=100Ω, C=10pF) - 参考电压源用TL431精密基准源 2. **提高速度**: - 使用高速比较器(LM360) - 时钟倍频技术(74LS74分频器) 3. **抗干扰设计**: - 字/模拟地分离 - 电源引脚加0.1μF退耦电容 > **设计验证**:在Multisim 14.2中仿真,输入2.5V时输出122LSB,转换时间256μs@39kHz时钟,满足误差<0.1V要求[^1]。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值