Ace_bb的博客

计算机语言现在计算机编程常用的语言是C，C++，Java等高级语言，但计算机第层是将高级编程语言的代码编译成二进制代码形式的指令才能执行。所以计算机语言中的基本单词是二进制形式的指令，一台计算机的全部指令称为该计算机的指令集。 二进制的指令是很难编写且理解的，所以在高级语言和二进制语言之间还有一个汇编语言，进行两者转换时的衔接。汇编语言与二进制语言存在着一一对应的关系。接下来要讲的指令就是汇编语言层面的指令。MIPS操作数MIPS是常用的一个指令集。有32个操作数。名字示例注释

定点运算计算机中的字由位组成，字又是用二进制表示，那么我们该如何进行二进制的加减乘除运算呢？要搞清这个问题，首先得知道计算机中实数和浮点数的表示方法，定点表示和浮点表示等，详情见我专栏中另一篇博文。弄清楚了数在计算机中的表示方法之后，我们先来看一下移位运算。移位运算移位就是将一个数中每个位上的数向左或向右移动。十进制中比如15左移一位变成150，右移一位变成1.5 。 因此十进制中数相对于小数点左移n位时相当于乘以10n ，右移n位则除于10n计算机中小数点的位置是事先约定的，因此，二进制表示的机

Cache——主存地址映射由主存地址映射到Cache地址称为地址映射。映射方式很多，有直接映射，全相联映射、组相联映射。 映射就是指将主存地址中的某一块儿加载到Cache地址中，并指定某一块。直接映射主存当中任意一个块只能映射到Cache中某一个指定的块。如图：图中每个主存块只与一个缓存块相对应，映射关系为**i = j mod C 或 i = j mod 2^c ** i为缓存块号，j为主存块号，C为缓存块数。映射结果表明每个缓存块对应若干个主存块。具体实现过程根据Cache存储体大小

高速缓冲存储器问题的提出CPU空等问题在多体并行存储系统中，由于I/0设备向主存请求的级别高于CPU访存，这就出现了CPU等待I/0设备访存的现象，致使CPU空等一段时间,甚至可能等待几个主存周期,从而降低了CPU的工作效率。也因为CPU的速度提升比较快，存储器的速度提升慢，并且CPU运行速度是大于存储器的，速度差就会导致CPU空等。因此出现了Cache高速缓冲存储器。CPU可以不直接访问主存，而与高速的Cache交换信息。程序的局部性原理时间局部性：当前正在使用的指令和数据在不久的将来还会被使

存储器存储器是计算机系统中的记忆设备，用来存放程序和数据。随着技术的发展，CPU的速度变化迅速，但存储器的速度增加得较慢。这使得计算机的速度在很大程度上受限于存储器速度。为了解决这个问题，设计了各种各样的存储器结构。存储器分类按存储器介质分类按存储方式分类按在计算机中的作用分类存储器的层次结构如图，存储系统层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上。CPU和缓存、主存都能直接交换信息；缓存能直接和CPU、主存交换信息；主存可以和CPU、缓存、辅存交换信息。缓存-主存层

系统总线总线是链接多个部件的信息传输线，是各部件共享的传输介质。一条总线在同一时刻只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。总线实际上是由许多传输线或通路组成，每条线可一位一位的传输二进制代码，一串二进制代码可在一段时间内传输完成。存储总线： 连接CPU和主存的总线输入/输出总线： 连接CPU和各I/O设备之间的总线总线分类按连接部件的不同，分为三类总线：片内总线 系统总线 通信总线片内总线指芯片内部的总线，如在CPU芯片内部，寄存器和寄存器之间，寄存器

计算机组成与设计本篇博客为 阅读《计算机组成与设计 硬件/软件接口》戴维 A 帕特森 约翰 L.亨尼斯 著 时所记录的笔记，部分内容直接摘自原书。性能性能的定义性能的好坏并不是绝对的，而是相对于用户的需求而言。 如果用户需要的是运行速度更快的计算机，那对程序执行时间更少的计算机好，如果用户需要运行的是一个数据中心，分析大量的数据，那么吞吐率更大的计算机性能更好。 总而言之性能是相对于用户的...