xilinx PYNQ PS与PL的接口说明

PS/PL Interfaces

Zynq在PS和PL之间有9个AXI接口。 在PL方面，有4x AXI Master HP（高性能）端口，2x AXI GP（通用）端口，2x AXI Slave GP端口和1x AXI Master ACP端口。 PS中还有连接到PL的GPIO控制器。

有四个pynq类用于管理Zynq PS（包括PS DRAM）和PL接口之间的数据移动。

1.GPIO - 通用输入/输出
2.MMIO - 内存映射IO
3.Xlnk - 内存分配
4.DMA - 直接内存访问

使用的类取决于IP连接的Zynq PS接口以及IP的接口。

在PYNQ上运行的Python代码可以使IP通过AXI Slave访问连接到GP端口。 MMIO可用于执行此操作。

连接到AXI Master端口的IP不受PS的直接控制。 AXI Master端口允许IP直接访问DRAM。在执行此操作之前，应分配内存以供IP使用。 Xlnk类可用于执行此操作。对于PS DRAM和IP之间的更高性能数据传输，可以使用DMA。 PYNQ提供DMA类。

在设计自己的 overlay时，您需要考虑所需的IP类型以及它如何连接到PS。然后，您应该能够确定使用IP所需的类。

PS GPIO

从Zynq PS到PL有64个GPIO（线路）。

来自PS的PS GPIO线可以作为非常简单的方式用来进行PS和PL之间通信。 例如，GPIO可用作复位或中断的控制信号。

IP连接到G