---IC---

目录

#include和#< >的区别?

vlitate关键词开辟空间在哪个阶段？.C语言的vilotate关键词的特点?

ref和inout的区别?ref的优点和缺点?

run_test(string name):传进去的是字符串，他是如何进行创建的呢?

1-100素数、1-10000找6、100MHZ时钟发生器、100MHZ的时钟抖动发生器，上升沿时刻

中断的概念？中断的应用场景？中断的向量地址？

异步FIFO和同步器的使用场合？

脉冲同步器的介绍，展宽电路的时钟是哪个？

前仿真可以检查亚稳态的问题吗？

综合的输出有SDF文件？

时序约束的概念？

验证无法检查DUT的哪些方面?

$display和$monitor的区别？

sequence发送的激励除了通过driver发送出去以外，还有什么方法?

后仿真使用的不同SDF文件是什么意思?

数字系统和模拟系统的区别?数字如何存储0/1?与什么因素相关?

virtual method和virtualclass?UVM哪些类是虚类，哪些不是虚类?

mcdf验证了哪些功能；仲裁器如何验证；将dut内部信号拉出来做验证的时候，需要考虑什么(仲裁器验证为例)；

手撕代码，枕头检测；当帧头frame_head出现时，检测din是否等于8’h23，如果连续三次出现，则输出一个脉冲信号；

--------------------------------------------------------------------------------------------------

sequence 记录多少笔trans scoreboard(hs)

reg 和 logic(bd)

sv相较于v 引入了哪些新数据类型(bd)

uvm_event(bd)

$readmemh语法格式 （ld）

sva重复操作符 -> = （ld）

SyestemVerilog Assertion_Future Chaser的博客-优快云博客

------------------------------------------------------------------------

verilog语言，可综合的语句

flash、EPROM、DRAM、SRAM

GPIO 施密特触发器

独热码和格雷码

static 和 automatic （澜起）

task 和 function（lq）

---

---

• #include和#< >的区别?

#include<>一般用于包含系统头文件，诸如stdlib.h、stdio.h、iostream等；

#include""一般用于包含自定义头文件，比如我们自定义的test.h、declare.h等。

• vlitate关键词开辟空间在哪个阶段？.C语言的vilotate关键词的特点?

• ref和inout的区别?ref的优点和缺点?

1. 首先inout和ref都可以将值传进传出。
2. inout：子程序中的参数值发生变化时无法实时反馈到调用子程序的主程序中，只有当子程序执行完毕以后主程序的值才会变化。
3. ref：子程序的参数值变化会实时更新到主程序中。
4. 本质原因：ref方式使用的是句柄，句柄指向的内容被改变时，所有指向该内容的句柄值都会改变；而inout是需要先将数据复制到任务或者函数的堆栈空间，当变量的值发生变化时，复制到堆栈空间不会发生变化，只有当子程序执行完毕后，才会把堆栈空间的值复制到主程序。
5. 其他：句柄操作不需要消耗仿真时间，堆栈空间的复制需要时间，所需要的时间和变量的大小有关

限制：

1. ref只能用于动态方法中；
2. ref引用的参数，此时方法对引用的修改将会同时反应在方法之外；反之，在方法调用期间，方法体外对被引用参数的修改，也会同时反应在方法之内；
3. ref指定的形参后在方法被引用时，形参类型和实参类型必须完全匹配，即使形参类型和实参类型可以自动转换也不行；

原文链接：https://blog.youkuaiyun.com/m0_46345246/article/details/119744366

• run_test(string name):传进去的是字符串，他是如何进行创建的呢?

• 1-100素数、1-10000找6、100MHZ时钟发生器、100MHZ的时钟抖动发生器，上升沿时刻

• 中断的概念？中断的应用场景？中断的向量地址？

• 异步FIFO和同步器的使用场合？

• 脉冲同步器的介绍，展宽电路的时钟是哪个？

• 前仿真可以检查亚稳态的问题吗？

• 综合的输出有SDF文件？

• 时序约束的概念？

• 验证无法检查DUT的哪些方面?

• $display和$monitor的区别？

• sequence发送的激励除了通过driver发送出去以外，还有什么方法?

• 后仿真使用的不同SDF文件是什么意思?

• 数字系统和模拟系统的区别?数字如何存储0/1?与什么因素相关?

• virtual method和virtualclass?UVM哪些类是虚类，哪些不是虚类?

• mcdf验证了哪些功能；仲裁器如何验证；将dut内部信号拉出来做验证的时候，需要考虑什么(仲裁器验证为例)；

• 手撕代码，枕头检测；当帧头frame_head出现时，检测din是否等于8’h23，如果连续三次出现，则输出一个脉冲信号；

• --------------------------------------------------------------------------------------------------

• sequence 记录多少笔trans scoreboard(hs)

uvm_config_db#(*)::wait_modified(this,"",xx);

• reg 和 logic(bd)

• sv相较于v 引入了哪些新数据类型(bd)

• uvm_event(bd)

UVM 碎记_Future Chaser的博客-优快云博客

• $readmemh语法格式 （ld）

$readmemh("<数据文件名>",<存储器名>)；

$readmemh("<数据文件名>",<存储器名>，<起始地址>)；

$readmemh("<数据文件名>",<存储器名>，<起始地址>，<终止地址>)；

• <数据文件名> 是指向一个文本文件，用来保存仿真的数据。每一行代表一个十六进制的数据。
• <存储器名> 为仿真文件中例化的存储器的名称。
• <起始地址>，<终止地址> 指示将文本文件中的数据存储到存储器的位置段。
• 注：如果存储器的位宽是8-bit的， 那么使用$readmemh 将读取文本文件中每行的最后一个byte（8-bit）

• sva重复操作符 -> = （ld）

SyestemVerilog Assertion_Future Chaser的博客-优快云博客

• ------------------------------------------------------------------------

verilog语言，可综合的语句

不可综合：time,defparam,$finish,fork...join,initial,delays,UDP,wait

defparam 例化模块名.参数名1 = 常数表达式, 重定义模块例化参数，在模块的实例引用时可用"#"号后跟参数的语法来重新定义参数，#可综合

verilog中defparam的用法及#的用法_hay_j的博客-优快云博客_verilog中defparam

可综合：always generate...for

flash、EPROM、DRAM、SRAM

非易失：flash EPROM

GPIO 施密特触发器

独热码和格雷码

static 和 automatic （澜起）

static 和 automatic 修饰（systemverilog）_小小verifier的博客-优快云博客

task 和 function（lq）