Rocket-Chip功能说明

最新推荐文章于 2025-04-11 12:00:37 发布
原创 最新推荐文章于 2025-04-11 12:00:37 发布 · 3.2k 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#rocket-chip #RISC-V #verilog

我根据自己的需求，配置了一个rocket-chip，我需要的硬件功能有以下(源代码为2020.03.17的src文件)：

  1. 指令集支持32位的IMAC，通用寄存器为32个。
  2. 支持4KB-ICache和4KB-DCache。
    https://blog.youkuaiyun.com/a_weiming/article/details/115058136?spm=1001.2014.3001.5501
  3. 硬件断点数量为2。
  4. PMP区域为8个。
    https://blog.youkuaiyun.com/a_weiming/article/details/115362780?spm=1001.2014.3001.5501
  5. 硬件性能计数器为2个。
    https://blog.youkuaiyun.com/a_weiming/article/details/105547789
  6. 带有DCache flush功能。
    https://blog.youkuaiyun.com/a_weiming/article/details/116090948?spm=1001.2014.3001.5501
  7. 带有clock gtae功能。
    https://blog.youkuaiyun.com/a_weiming/article/details/115188536?spm=1001.2014.3001.5501
  8. 乘法器为pipeline形式。
    https://blog.youkuaiyun.com/a_weiming/article/details/110779020
  9. local interrupt为16个。
    https://blog.youkuaiyun.com/a_weiming/article/details/106390615
  10. PLIC入口2个。
    https://blog.youkuaiyun.com/a_weiming/article/details/106246629
  11. 带有CLINT中断。
    https://blog.youkuaiyun.com/a_weiming/article/details/106911288
  12. 带有JTAG DEBUG接口。
  13. 带有frontend接口(AXI4/AHB)。
    https://blog.youkuaiyun.com/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  14. 带有memory接口(AXI4/AHB)。
    https://blog.youkuaiyun.com/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  15. 带有mmio接口(AXI4/AHB)。
    https://blog.youkuaiyun.com/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  16. 带有rom。
    https://blog.youkuaiyun.com/a_weiming/article/details/105304887
  17. 带有ROCC接口。
    https://blog.youkuaiyun.com/a_weiming/article/details/111600428
    https://blog.youkuaiyun.com/a_weiming/article/details/111658564
    https://blog.youkuaiyun.com/a_weiming/article/details/112853517
    https://blog.youkuaiyun.com/a_weiming/article/details/113359605
    https://blog.youkuaiyun.com/a_weiming/article/details/113866679
    https://blog.youkuaiyun.com/a_weiming/article/details/114228002
    https://blog.youkuaiyun.com/a_weiming/article/details/114411409

最后生成的文件有以下内容：
在这里插入图片描述
图中，蓝色箭头的是我们的rocket-chip主体RLT，黑色箭头的是外接的SRAM文件，红色箭头的是设备文件(后缀是.dts)，可以看到我们的一些硬件配置内容。下面对*.dts文件进行解释。
在这里插入图片描述
在这里插入图片描述
具体的说明大家看图吧。

接下来看一下RTL的层次结构和部分端口内容：
在这里插入图片描述
这份RTL的下载链接：
https://download.youkuaiyun.com/download/a_weiming/12273606
后面可能会有其他版本的更新。

后面我们会对这些功能进行一一解说，并配合实例进行具体说明。

Rocket:Chip实现商用级SoC
AI天才研究院
09-11 3312
作者：禅与计算机程序设计艺术 1.简介 Rocket:Chip 是一个开源项目，主要目标是在商用领域推广应用级计算IP核和系统处理器。其开源的SoC架构可用于低功耗、高性能的商用级系统设计和开发。Rocket:Chip 由美国芯片代工厂 ICEPOWER 提供支持，包括自己的编译工具链和软件工具集。 R
Rocket核心流程源码分析
业精于勤，荒于嬉
08-08 822
一、源码环境搭建 1.源码拉取 RocketMQ的官网源码地址：http://rocketmq.apache.org/dowloading/releases/ RocketMQ的官方Git仓库地址：https://github.com/apache/rocketmq/ 本文以4.7.1版本为例进行分析，下载完成后，需要对其进行编译： mvn clean install -Dmaven.test.skip=true 代码结构如下： 2.源码启动 2.0 修改配置文件 先在项目目录下创建一个conf目录，并
Rocket Chip 介绍
Leo ICer的博客
01-13 2315
Rocket Chip 是基于 Chisel 开发的一款开源的 SoC 生成器，具有可综合的RTL。通过配置可以生成两种基于 RISC-V 指令集的通用处理器就。Rocket-Chip 中有两种处理器，其中顺序执行的是 Rocket，乱序执行的叫 BOOM。 Rocket-Chip 最重要的特性是可配置，它是一个 CPU 生成器，而非单一的 CPU，可以根据不同的配置生成不同的 CPU。Rocket-Chip 还支持使用扩展指令实现定制加速器，因此可以通过相应的配置来生成不同的 SoC。整个 Rock.
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计
gitblog_00046的博客
03-22 824
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计 rocket-chip 项目地址: https://gitcode.com/gh_mirrors/roc/rocket-chip ...
RocketChip
qtxzh的博客
08-22 729
文章目录LazyModuleBareSubsystemBaseSubsystemRocketSubsystemExampleRocketSystemConfig LazyModule RocketChip中所有电路模块都是LazyModule的子模块。 BareSubsystem BareSubsystem是所有子系统类层次的根。 BareSubsystem在LazyModule的基础上混入了BindingScope来支持设备树的生成。 BaseSubsystem BaseSubsystem是一个尚未添加外
探索未来计算的新星：Rocket Chip
gitblog_00038的博客
04-25 470
探索未来计算的新星：Rocket Chip 是一个开放源代码的RISC-V架构SoC（系统级芯片）设计项目，由Free Chips Project发起并维护。它为研究、教育和创新提供了灵活且高性能的平台，允许开发者自定义处理器核心、内存层次结构和其他关键组件。 技术分析 Rocket Chip 使用 Chisel 构建语言进行硬件描述，这是一种面向现代SoC设计的高级硬件描述语言，它允许工程师以更...
rocket-chip_20.03.26.rar
03-26
rocket-chip RTL，带有以下功能： 2) 支持4KB-ICache和4KB-DCache。 3) 硬件断点数量为2。 4) PMP区域为8个。 5) 硬件性能计数器为2个。 6) 带有DCache flush功能。 7) 带有clock gtae功能。 8) 乘法器为pipeline形式。 9) local interrupt为16个。 10) PLIC入口2个。 11) 带有CLINT中断。 12) 带有JTAG DEBUG接口。 13) 带有frontend接口(AXI4/AHB)。 14) 带有memory接口(AXI4/AHB)。 15) 带有mmio接口(AXI4/AHB)。 16) 带有rom。 17) 带有ROCC接口。
riscv-boom.pdf
01-15
6. The Rocket-Chip Repository（Rocket-Chip仓库）： - 可能是基于Chisel构建的RISC-V处理器核心的官方仓库，Rocket-Chip是Berkeley的一个开源项目，为开发定制处理器提供了基础平台。 7. Instruction Fetch...
RISC-V相关概念整理
qq_39579290的博客
02-25 3803
目录 1.RISC-V的概念 2.RISC-V的易错点 3.SoC（片上系统） 4.内核 5.协处理器 6.敏捷开发 6.1 敏捷开发的概念 6.2 敏捷开发模式的分类 7.MMIO 7.1 MMIO的概念 7.2 Port I/O和MMIO的主要区别 8.Verilog HDL 9.Chisel 10.RTL生成器 10.1 RTL生成器的概念 10.2 RTL级的基本要素和设计步骤 11.Chipyard框架 12.Gemmini 13.Rocket Core 1
RISC-V BOOM核学习
diamond_biu的博客
02-14 6984
来源：RISC-V BOOM documentation RISC-V BOOM核学习 The Berkeley Out-of-Oder Machine INTRODUCTION RV64GC Fig. 1 Detailed BOOM Pipeline. ’s denote where the core can be configured. The BOOM Pipline Fig. 2 Simplified BOOM Pipeline with Stages BOOM为10级流水线，实际实现为7级：(
RISC-V “Rocket Chip” SoC Generator in Chisel
01-14
riscv-rocket-chip-generator-tutorial-hpca2015.pdf RISC-V “Rocket Chip” SoC Generator in Chisel
rocket-chip datasheet
02-26
Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等 文档是rocket-chip的架构说明
rocket-chip：一款强大的RISC-V核心生成器
最新发布
gitblog_00461的博客
04-11 602
rocket-chip：一款强大的RISC-V核心生成器 在开源硬件设计领域，rocket-chip 无疑是一款非常出色的项目。它是一个用于实例化RISC-V Rocket核心的芯片生成器，能够帮助开发者快速构建和测试SoC设计。以下是关于rocket-chip项目的详细介绍。 项目介绍 rocket-chip 项目是一个开源的硬件生成器，主要用于生成RISC-V Rocket核心。该项目基于硬件...
RISC-V SoC生成器---Rocket Chip介绍
耐心的小黑的博客
09-06 5330
一、Rocket Chip 基本结构 Rocket Chip是基于Chisel开发的一款开源SoC生成器（Generator），也即它自己其实并不是一款处理器。它根据不同的配置参数可以产生不同的处理器的RTL代码，当配置参数确定之后，生成的才是一个真正的“处理器”。 从图中可以看出，Rocket Chip有六个组成部分： A为Core Generator，用于生成处理器核，支持Rocket-core和BOOM两种 B为Cache，包括L1 Cache和L2 Cache C为RoCC，即Rocket的用户
Rocket-chip-RoCC(1)
a_weiming的博客
12-23 3110
rocket-chip-rocc 关于rocc的内容很多，我会分多章进行讲解。 初步规划以下面章节为划分。 1. 协议，自定义指令说明。 2. rocket-chip RoCC各模块的scala代码说明。 3. 软件代码编译实现。 4. rocket-chip RoCC各模块硬件实现和硬件仿真。 第一部分介绍的定制CSR寄存器和定制指令的协议内容。 1) CSR寄存器扩展 在The RISC-V Instruction Set Manual Volume II: Privileged Architectur
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解
gitblog_00015的博客
06-06 531
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 Rocket-Chip 是一个由 FreeChipsProject 主导的开源项目，它以 Chisel 硬件构造语言为核心，致力于构建高度可配置和可扩展的 RISC-V 微处理器核心。此项目不仅包含了生成Rocket内序流水线核心的RTL代码，还提供...
Rocket-chip学习基础篇
JACKLJ1998的博客
05-22 7484
目录 1.Chipyard Basics 环境构建（done） 2.Chipyard Simulation 仿真 3.Chipyard included RTL Generator 一些生成器组件 4.Chipyard Development Tools 5.VLSI Flow 6.Customization 10. Prototyping Flow chipyard document 6.9 教程 2.1 Rocket Pipeline 3.1 基本Config top to...
保姆级Rocket-chip自定义指令/加速器教程-chipyard学习笔记
weixin_45491279的博客
11-08 3457
chipyard/generators/rocket-chip/src/main/scala/tile路径下包含的LazyRoCC.scala文件下自带accumulator、translator、counter和blackbox这四个自定义模块，可以在和tile同级的subsystem/Configs.scala文件中找到WithRoccExample的调用。在同级的system/Configs.scala文件中可以找到RoccExampleConfig的顶层配置尝试运行如下命令。
【从嵌入式视角学习香山处理器】三、了解类似的芯片项目——RocketChip
哎呦不错哦！
01-16 1369
文章目录一、前言二、简介三、RocketChip介绍 一、前言 这篇文章主要是记录下我最近看到RocketChip项目的官方介绍文档。 二、简介 RocketChip是一个比香山发起得早的Risc-V开源芯片（SoC）项目。它本身并不直接创建SoC的各个模块的实例，包括cache、TLB、各种内部总线、FPU，甚至是加速器。而是创建各种生成器（generator），再利用生成器去生成各个部件的实例。 更进一步，RocketChip不负责创建所有的部件生成器，而是留给设计者去定义自己的SoC硬件“包含什么部
开源 rocke CPU 如何修改chisel 代码
03-15
<think>好的，我现在要帮用户解决如何修改开源的Rocket CPU的Chisel代码的问题。首先，我需要回想一下用户提供的参考引用，特别是引用[1]和引用[2]中的内容。用户提到想了解如何修改Rocket CPU的Chisel实现，所以需要从环境搭建、代码结构、具体修改步骤等方面入手。 首先，根据引用[1]，用户需要克隆Chisel项目到本地，并设置开发环境。这可能包括安装必要的依赖项，比如SBT、Scala等。不过用户的问题是关于Rocket CPU的，而Rocket Chip项目本身可能已经使用Chisel，所以可能需要先确认用户是否已经正确克隆了Rocket Chip的仓库，而不是Chisel团队的教程项目。这里可能需要指出用户可能需要参考Rocket Chip的官方仓库，比如https://github.com/chipsalliance/rocket-chip，而不是Chisel-Team的Chisel项目。不过引用[1]中的命令可能是一个例子，用户需要根据实际情况调整。 接下来，用户需要了解代码结构。Rocket Chip的代码结构可能包含多个模块，比如核心流水线、缓存、总线接口等。需要引导用户找到需要修改的部分。例如，如果用户想修改流水线阶段，可能需要查看src/main/scala/rocket目录下的文件。 然后，具体的修改步骤可能包括修改现有的模块或添加新的功能。例如，用户可能想添加自定义指令，这涉及到修改ALU逻辑或者译码阶段。需要提醒用户在修改前备份代码，并建议使用版本控制工具如Git来管理更改。同时，测试是非常重要的一环。引用[2]中提到ChiselTest对多时钟的支持有限，可能需要手动切换时钟信号，但一般的模块测试可能不需要处理多时钟问题，不过需要注意测试方法。 在测试部分，建议用户编写单元测试，使用ChiselTest框架，并运行sbt test来验证修改是否正确。如果遇到问题，可能需要参考Rocket Chip的文档或社区资源寻求帮助。 最后，生成相关问题，可能涉及环境搭建问题、调试方法、性能优化、与其他模块集成等。需要确保问题相关且对用户有帮助。 总结一下，回答的结构应该是先指导环境搭建，然后代码结构分析，具体修改步骤，测试验证，以及注意事项。同时，引用提供的参考资料中的相关内容，比如克隆项目的方法和测试时的注意事项。</think>### 修改Rocket CPU的Chisel代码步骤 #### 1. **环境搭建与代码获取** - **克隆Rocket Chip仓库**（注意：需使用Rocket Chip官方仓库而非Chisel基础库）： ```bash git clone https://github.com/chipsalliance/rocket-chip.git cd rocket-chip git submodule update --init # 初始化子模块 ``` - **安装依赖**： - JDK 8+ - SBT构建工具 - Scala 2.12+（版本需与项目匹配）[^1] #### 2. **代码结构与关键模块** Rocket Chip采用分层设计，核心模块包括： - **CPU流水线**：`src/main/scala/rocket/RVCore.scala` - **缓存系统**：`src/main/scala/rocket/DCache.scala` - **总线协议**：`src/main/scala/amba`目录 - **外设接口**：`src/main/scala/devices`目录 #### 3. **具体修改示例：添加自定义指令** 假设需添加一条新指令`ADDUI`（无符号立即数加法）： - **步骤1：修改指令译码器** 在`RVCore.scala`中找到译码逻辑段，添加指令编码映射： ```scala val addui = BitPat("b?????????????????000?????0010011") when (io.inst === addui) { io.ctrl.sel_alu2 := ALU_SRC_IMM io.ctrl.alu_fn := ALU_ADD // 复用加法器 io.ctrl.wen := true // 使能寄存器写回 } ``` - **步骤2：扩展立即数生成逻辑** 在立即数生成模块中支持新指令的立即数格式： ```scala val imm_addui = Cat(Fill(20, inst(31)), inst(31, 20)) // 符号扩展20位立即数 ``` #### 4. **测试与验证** - **编写单元测试**（在`src/test/scala`中新建测试）： ```scala test(new RVCore) { c => c.io.inst.poke("h00208093".U) // ADDUI x1, x1, 2 c.clock.step(1) c.io.regs(1).expect(2.U) // 验证寄存器x1的值 } ``` - **运行测试**： ```bash sbt "testOnly rocket.RVCoreTest" ``` 注意：多时钟域测试需手动控制时钟信号（参考引用[2]的时钟处理建议） #### 5. **生成Verilog代码** ```bash sbt "runMain rocket.Generator" # 根据项目实际入口调整 ``` ### 注意事项 1. **版本兼容性**：Chisel语法在不同版本间可能有差异，需确认项目使用的Chisel版本（查看`build.sbt`） 2. **仿真验证**：复杂修改需配合Verilator或VCS进行RTL级仿真 3. **文档参考**：Rocket Chip官方文档提供微架构详细说明
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值