a14730497的专栏

之前的quartues 12.0版本在上一篇文章12.0_178_dsp_builder_windows.exehttp://115.com/file/e790iidd#12.0-178-dsp...r-windows.exe类型下载12.0_178_devices_cyclone_max_legacy_windows.exehttp://115.com/fil

①写数据时，应该先准备好数据，待数据在数据线上稳定后，                再发出时钟上升沿，将数据写入，然后可继续写下一位数据。              ②读数据时，先产生一个时钟下降沿，设备收到该下降沿后，才                将数据放到数据线上。因此，MCU应该要等待一定的时间，                等数据线上的数据出现并稳定后，才能采样数据

9/7小波变换包括行变换，列变换。期中行变换包括第一步行变换，第一步行更新，第二步行变换，第二步行更新列变换包括第一步列变换，第一步列更新，第二步列变换，第二步列更新   期中第二步行更新后要进行列变换，在这里要进行串行转并行。最后解交织部分是把低频信息放在一起，高频信息放在一起。

fpga小波变换的流程是期中最后一部是解交织。解交织的目的是把图片数据分离出来，按照以下的方式分部：                                                                      因为在编程序时候，就得把读取数据的顺序改变。设经过列变换后的数据为只m，n)，即数据的行地址为m，列地址为n，那么当m，n都为偶数时

以前知道有signed与unsigned的区别，但是很少有真正地碰到过，所以没有什么真正地了解。这次在coding的时候终于碰到，写下来以后好看。错误的：module abs(clk,a,b,c);       input clk;       input [7:0]  a;       input [7:0]  b;    output reg

功能说明：1， 用了3个输入代表抢答按钮，如果想设置更过直接更改；2， 初始时倒计时为10s；3， 如果倒计时为10s没人抢答，按下复位键，重新开始抢答；4， 在倒计时10s内有人抢答，则倒计时停止减一；5， 序号显示的是第一个抢答的人对应的序号，其他人抢答无效；6， 按下复位键，重新开始抢答。代码如下：`timescale 1ns/1ps///////////

状态说明：1， 初始化 东西南北的灯全亮；2， 东西绿灯亮，南北红灯亮  20秒；3， 东西黄灯亮，南北红灯亮 5秒；4， 东西红灯亮，南北绿灯亮 20秒；5， 东西红灯亮，南北黄灯亮 5秒；6， 循环 2，3，4，5，代码如下：`timescale 1ns/1ps/////////////////////////////////////////////////

初学FPGA时学的是verilog, 看夏宇闻的书上状态机的例子使用的一段式,当然他没有说明这种写法是一段式,当时觉得挺简单明了.后来用VHDL, 看的一本E文的书上, 状态机的例子是典型的二段式(作者也没说明这是两段式),当时还觉得这种写法挺麻烦的,没有一段式的看起来舒服, 当时还没有切身的体会两种的区别以及一段式的劣处.后来在一段式状态机上吃了亏, 才想到去重新思考和认识状态机,才知道了一

在进行VGA显示图片之前先得了解VGA的时序。VGA时序很简单，就是行扫描和列扫描。在这里就不讲其时序了。1   设计思路：先把一幅图片的数据通过软件 BmpToMif.exe  提前出来。如图所示：上面是提取数据的设置。因为我用的是21EDA开发板，板子上配的是r ，g， b三色，所以在提前数据是三位。显示器上显示的图片和实际对比的图片：图上可以看出基本上是一致的

什么是CPU？CPU 即中央处理单元的英文缩写，它是计算机的核心部件。计算机进行信息处理可分为两个步骤：  1) 将数据和程序（即指令序列）输入到计算机的存储器中。 2) 从第一条指令的地址起开始执行该程序，得到所需结果，结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列，使其有条不紊地进行。因此它必须具有以下基本功能： a)取指令：当程序已在存储器中

module YCbCr2RGB (2   input        iCLK,3   input        iRESET,4   input        iDVAL,5   input  [7:0] iY,6   input  [7:0] iCb,7   input  [7:0] iCr,8   output reg