RGMII通信接口详述

本文详细介绍了RGMII(Reduced GMII)通信接口,包括其作为千兆速率接口的工作原理、接口信号定义,如TX_CLK、RX_CLK、TXD和RXD等,并提到了一些衍生信号及其作用,如RXDV和RESETn。此外,还提及了相关时钟频率和容差要求。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1. RGMII简介:

       就是Reduced GMII,GMII采用8位数据传输,RGMII采用4位数据传输,所以这个按字面意思理解就是减少的GMII。这个是因为RGMII在时钟的上升沿和下降沿均采样数据,所以数据位减少一般的情况下还是可以达到千兆的速率。其工作时钟125兆,兼容MII规定的10/100Mbps,

2. 接口信号定义:

 a. TX_CLK:  RGMII发送时钟提供125mhz,25mhz,或2.5mhz参考时钟,容差±50 ppm,具体取决于速度。

 b. TX_CTRL: RGMII发送控制。TX_EN出现在TX_CLK的上升沿。TX_EN和TX_ER出现在TX_CLK的下降沿。

 c. TXD0..3:  RGMII发送数据。发送数据端口以双速率运行,数据字节的bits[3:0]在TX_CLK的上升沿发送。数据bit[7:4]在TX_CLK的下降沿发送。

 d. RX_CLK: RGMII 接收时钟提供 125 MHz、25 MHz 或 2.5 MHz 参考时钟,具有 ± 50 ppm 容差,取决于接收数据流的速度。

 e. RX_CTRL:  RGMII发送控制。RX_DV出现在RX_CLK的上升沿。RX_DV和RX_ER的逻辑导数出现在RX_CLK的下降沿。

 f. RXD0..3:  RGMII发送数据端。RXD[3:0]运行在双速率模式,在RX_CLK的上升沿发送bits[3:0],在数据下降沿发送bits[7:4]。

 g.RESETn:  硬件复位低有效。

 h. MDC:  串行管理接口的参考时钟。不需要连续的时钟流。最大支持12M。

 i. MDIO: 串行管理接口的数据。 此管脚需要一个上拉电阻,范围是1.5K-10K.

 j. CLK125:   125MHZ参考时钟输出。

//

其他衍生信号(不同MAC/PHY略有不同):

a. RXDV:  receive data valid ,发送数据有效

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值