1.FPGA流水灯

本文记录了一次FPGA流水灯实验的调试过程,解决了计数器超出范围的问题,并使用SignalTapII验证波形。介绍了正确的计数器设置及循环移位的实现。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

好久没用FPGA了,该忘记的都忘记了。调试了一下流水灯实验没有通过,通过SignalTapII发现是“else if(counter == 24'd100_0000)”写成了24'd1000_0000超出了计数器的范围。导致只运行到复位灯点亮。

module flow_led(
						input sys_clk,
						input sys_rst_n,
						
						output reg[7:0] led
					);
reg[23:0] counter;

always@(posedge sys_clk or negedge sys_rst_n)
begin
	if(!sys_rst_n)
		counter <= 0;
	else if(counter <24'd100_0000)
		counter <= counter+1'b1;
	else 
		counter<=24'd0;                                                                              
end


always@(posedge sys_clk or negedge sys_rst_n)
begin
	if(!sys_rst_n)
		led<=8'b0000_00001;
	else if(counter == 24'd100_0000)
		led <= {led[6:0],led[7]};
	else
		led <= led;
end


endmodule

修改后再次通过SignalTapII观察发现LED波形正常。

结论:1.SignalTapII比较占用FPGA的logic资源

            2.//实现循环右移
reg [7:0] led;
always(posedge clk )
begin
led[7:0]<={led[0],led[7:1]};//实现循环右移动,将原数据的最低位移动至最高位,最高位依次向低位移动

led[7:0]<={led[6:0],led[7]};//实现循环左移动,将原数据的最高位移动至最低位,最低位依次向高位移动

end

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值