掌握JESD204B（一）–AD6676的调试

原创 已于 2022-10-12 07:54:50 修改 · 2.1k 阅读 · 30 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字通信 #接口 #数字信号处理 #fpga

于 2021-02-24 00:06:50 首次发布
本文档介绍了基于Virtex7和Zynq平台，使用AD6676及HMC7044时钟芯片的硬件系统设计。系统主要任务是配置时钟芯片，采集4片AD6676的数据，并通过Zynq网络上传至上位机存储，便于后续数据分析。硬件设计包括时钟和AD6676接口，以及FPGA接收数据的模块。下一部分将详细讨论JESD204B的配置过程。

掌握JESD204B（一）–AD6676的调试

硬件平台说明

硬件平台主要包括：

  1. Virtex7:690T-FFG1761；
  2. Zynq：XC7Z015-CLG485；
  3. AD芯片：AD6676；
  4. 时钟芯片：HMC7044。

系统需求

系统主要完成对时钟芯片的配置，完成4片AD6676的采集，和将采集的数据通过Zynq的网络进行上传，上传至上位机存成文件方便后续对数据进行处理；

系统部分硬件图设计

  1. 时钟设计部分

时钟芯片硬件设计

  1. AD6676硬件设计
    AD配置相对简单些，如图框选所示
  2. FPGA接收数据硬件设计

FPGA数据接收硬件设计

下一章节继续说明204B的配置

精选资源
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
**JESD204B标准详解** JESD204B是一个高速串行接口标准，由JEDEC固态技术协会制定，主要用于高速数据转换器（如ADCs和DACs）与数字信号处理器...掌握JESD204B的相关知识，是现代高速信号处理系统设计的关键技能之一。
精选资源
AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_
10-03
JESD204B是一个重要的接口标准，由JEDEC固态技术协会制定，用于高速数据转换器与数字信号处理器（DSP）或微控制器之间的通信。JESD204B标准提高了数据传输速率，减少了所需的信号线数量，并提供了错误检测和校正机制...
掌握JESD204B（二）–AD6676的调试
Xxx_Capture的博客
02-25 4528
掌握JESD204B（二）–AD6676的调试配置部分时钟芯片HMC7044配置HMC7044芯片说明AD芯片AD6676JESD204B接口配置JESD PHY配置JESD配置数据接收部分 配置部分 时钟芯片HMC7044配置 HMC7044芯片说明 HMC7044芯片框图： 本项目中使用的芯片模式为外时钟（输入100MHz晶振），PLL1使能模式，VCO频率为2400MHz；时钟配置关系如下： a) 输入至AD的时钟都配置为VCO的12分频200MHz; b) 输入至AD的SYS_REF都配置为VCO
2.JESD204B应用结构—基于AD9625
weixin_40527849的博客
11-03 959
AD9625集宽输入带宽、高采样速率和出色的线性度等特性于一身，非常适合于频谱分析仪、数据采集系统以及各式军工电子应用，比如雷达和干扰/抗干扰措施等。
FPGA基于JESD204B实现AD9371数据收发，提供2套工程源码和技术支持
最新发布
qq_41667729的博客
10-11 1100
FPGA基于JESD204B实现AD9371数据收发，提供2套工程源码和技术支持
AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构
qq_38843940的博客
03-13 2639
以fpga端的rx为例： ZYNQ jesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）： 去解析rx_tdate的数据时需要参考AD9371的ug-992，本设计中ADC数量M为4（两通道AD的IQ，22），LANE数量为2，单帧字节数F=2*M/L=4（ADC为16bit，2BYTE）。手册中描述的AD9371端Framer的数据打包方式为下图所示(UG-992,Page 25)： 假设SAMPLE CROSSBAR配置为直通:Rx1_
FPGA之JESD204B接口——总体概要 前奏
u013184273的博客
12-02 7433
在开始了解高速接口的时候，必然会涉及到SerDes，本篇博客主要是在阅读大量文献之后形成的转述和总结。serdes的知识点实际上非常多，并且很多文章论述的侧重点不一样，有的测重整体，有的着眼细节，我则综合提取，以帮助跟我一样的初学者能够初步建立对SerDes清晰的认识。 1. 简介 SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了
JESD204B接口和Xilinx IP核学习笔记
热门推荐
xiaoxiaoxianjia的博客
01-13 2万+
JESD204B1、jesd204b概述2、时钟3、JESD时钟计算实例 1、jesd204b概述 jesd204b是一种基于高速SERDES的ADC/DAC数据传输接口。详细介绍可以参考：https://blog.youkuaiyun.com/u013184273/category_10859615.html。初学的时候有好多问题没理清楚，现在记录一下： 1、jesd204b分为几个子类，其中subclass 1 支持确定性时延，是最为常用的一个。 由于AD/DA一般有多个lane来传输数据，但是每条lane上的时延
掌握JESD204B（三）–AD6676的调试
Xxx_Capture的博客
07-16 1171
基于AD6676-204B讲解第三章 目的： 这一节的目的主要讲了一下DMA传输。上一节我们有讲到项目整体的数据流是AD采集完的数据，首先数据是通过Aurora接口传至ZYNQ FPGA，ZYNQ的P L端接收Aurora发送过来的数据，然后再通过DMA接口，将数据传至PS端，然后P S再把数据通过网络传至上位机。上位机将收到的数据存储成文件，以便后续进行处理。 框图： 具体框图如下： 实现原理： 这里我们这里要使用到的最基本的接口就是Aurora和DMA两个接口，我们来看一下Aurora的IP配置： .
基于Vivado Verilog的AD9164 3G采样率工程：含JESD204B接口、DDS IP核及SPI配置详解
05-10
文中深入解析了JESD204B接口的时钟生成、DDS核的相位累加器处理以及SPI配置的状态机跳转等关键技术点，并分享了许多实战经验和调试技巧。此外，还提供了详细的代码注释和调试建议，帮助读者更好地理解和实现这一复杂...
精选资源
JESD204B链路调试方案
01-03
JESD204B链路调试方案是一种高速数据传输方案，应用于高速AD/DA转换器领域。该方案主要涉及到高速数据传输、时钟恢复、数据编解码等技术。该方案具有高速数据传输速度、时钟恢复技术、数据编解码技术等优点，广泛...
xilinx jesd204b license
04-07
jesd204b ip核 license(不是评估版本，not evaluation license)。2016.2-2018.3亲测可用。到vivado 2019.9版本之前都可以用。
在xilinx上快速实现jesd204b
09-27
在xilinx上快速实现jesd204b.....
JESD204B规范
01-22
JESD204B的标准文件，2011年7月制定，英文文档。ADC，DAC高速数据传输协议
JESD204B的AXI时序分析（对比SRIO）
09-22
本人在写JESD204B的AXI4-Lite配置接口时，发现对端口时序的理解和常规的理解不一样，因此写这篇文章以作记录，具体如下。 1.1 写时序异常 按常规理解的时序图（参照SRIO）写出来的代码，ready是因，valid是果。在仿真时发现在时钟复位配置好后，ready信号并没有按想象中一样，会先拉高来等待输入数据。ready信号是一直为0的。 检查配置情况发现配置没有错误，然后对比JESD204B ip核的demo文件仿真图，发现ready信号要先等valid信号有效后才会输出一个时钟的有效信号。这成了valid是因，ready是果。因果和常规理解的是反着的。 具体的情况见第3节。 1.2 读时序异常 按常规理解的时序为，ready准备好后，输入读取的地址并且valid有效时，ready会拉低去处理内部信号，在输出对应地址数据后，再次拉高等待下一次读取。 但是JESD204B的ip中AXI4-Lite配置接口的读aready是隔一段时间输出一个固定的2个时钟高ready。即使是在availd拉高后aready也不会根据availd拉低，依然是输出固定的2个时钟高信号。这导致我们在需要连续读取内部数据时，不能单纯的把aready当成读取下一个地址准备好的依据。 具体情况见第4节。
Vivado环境下AD9680 FPGA工程实现：JESD204B接口、SPI配置及高速数据采集
04-04
主要目标是帮助读者掌握JESD204B接口配置、SPI寄存器配置、时钟树设计等关键技术，从而能够成功构建并调试类似的FPGA工程。 其他说明：文中不仅提供了完整的代码片段，还包括了许多宝贵的调试经验和实战心得，对于...
xilinx FPGA jesd204b ADC篇(11)：JESD204B ADC硬件实现架构
FPGA_LOVE的博客
08-13 1719
系统中的每个设备都必须引入该信号，且该信号必须与设备时钟同源，用来确定设备内部帧时钟和多帧时钟的相位。JESD204B协议的应用层、数据链路层数据的处理均由帧时钟负责，帧时钟和多帧时钟是由外部输入的设备时钟在芯片内部产生的，对于某些应用，链路数据不仅以帧为格式，几个帧数据还能组成多帧数据，而多帧数据此时必须对齐于多帧时钟。每个芯片的设备时钟必须同源，且每个芯片内部的帧时钟和本地多帧时钟均由设备时钟产生，这些时钟之间的倍数关系均依赖于JESD204B的不同。子类1:多帧时钟周期必须是设备时钟周期的整数倍。
JESD204B 使用说明
HackEle的博客
12-18 1103
关注、星标公众号，精彩内容每日送达 来源：网络素材JESD204B IP核作为接收端时，单独使用，作为发送端时，可以单独使用，也可以配合JESD204b phy使用。JESD204B通常配合AD或DA使用，替代LVDS,提供更高的通讯速率，抗干扰能力更强，布线数量更少。本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速AD...
Xilinx的JESD204B PHY层IP仿真及上板测试（JESD204B四）
详解FPGA及硬件电路开发
09-26 3310
本文详细介绍了在FPGA上配置和仿真JESD204B PHY IP的全过程。首先，在IP Catalog中配置了PHY参数，包括收发器数量和动态线速率范围。然后，通过分析示例工程，理解了时钟处理、数据生成和检测模块的功能，并重点观察了axi_lite配置接口的时序。仿真验证了配置过程和数据收发的一致性。最后，针对开发板上板测试，对端口信号和时钟处理进行了必要的修改，并使用ILA捕获关键信号，成功验证了PHY IP的通信功能。整个过程展示了从理论配置到实际验证的完整步骤。
JESD204B接口原理与高速AD/DA调试技术详解
资源摘要信息:"JESD204B调试手册"是一份由TI（德州仪器）工程师Fanlong Li撰写的技术应用笔记，发布于2017年9月，编号ZHCA737，旨在系统性地阐述JESD204B接口的基本原理、关键参数、分层模型以及实际调试方法。...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值