资源配置

最新推荐文章于 2024-06-19 01:45:00 发布
最新推荐文章于 2024-06-19 01:45:00 发布
阅读量1.1k 收藏 2
点赞数
CC 4.0 BY-SA版权
分类专栏： Driver
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/WavesLine/article/details/48024643

PCI的配置空间为4KB，具体格式如下表。

0x030x020x010x00Address
Device IDVendor ID0x00
0x070x060x050x04 
Cmd RegStatus Reg0x04
0x0B0x0A0x090x08 
Class Code 0x08
0x0F0x0E0x0D0x0C 
BISTLatency0x0C
0x130x120x110x10 
Base0 0x10
0x170x160x150x14 
Base1 0x14
0x1B0x1A0x190x18 
Base2 0x18
0x1F0x1E0x1D0x1C 
Base3 0x1C
0x230x220x210x20 
Base4 0x20
0x270x260x250x24 
Base5 0x24
0x2B0x2A0x290x28 
Card Bus CIS Pointer 0x28
0x2F0x2E0x2D0x2C 
Sub Device IDSub VID0x2C
0x330x320x310x30 
Expansion ROM Base Address 0x30
0x370x360x350x34 
Reserved 0x34
0x3B0x3A0x390x38 
Reserved 0x38
0x3F0x3E0x3D0x3C 
Max_LatIRQ Pin0x3C

PCI配置空间的前256个Byte是兼容PCI的配置寄存器，可采用PCI或PCIe配置访问机制 ；后3840Byte是PCIe的扩展配置空间，用于实现可选的PCIe扩展功能寄存器。


在x86体系中，要读取设备配置空间，需要访问2个32bit的register，首先在0xCF8中，写入Bus Number，DeviceNumver，Function Number, Register Number；再从0xCFC中读取设备信息。

765432100xCF8
Register Number (0 ~ 255) 
15141312111098 
Device Numver (0 ~ 31) 
2322212019181716 
Bus Number  
3130292827262524 
EffectReserved 

==================================================================================================================

    KMDF驱动程序将硬件资源映射成为EvtDevicePrepareHardware回调函数的一部分；最后在EvtDeviceReleaseHardware函数中取消资源映射。在设备枚举时和资源均衡后，KMDF会在调用EvtDeviceDOEntry之前，调用EvtDevicePrepareHardware函数来映射设备资源。在这个函数中，驱动程序不要访问硬件设备。在EvtDevicePrepareHardware函数内，驱动程序调用WdfCmResourceListGetCount来获得设备资源的数量，然后在调用WdfCmResourceListGetDesctiptor获得指定资源的细节。

    硬件资源可以映射到IO或者Memory，要实现与平台无关，需要对IO和Memory两种映射都支持。

映射IO：CmResourceTypePort，保存Base地址和资源的映射范围；保存*_PORT_*函数的指针，用来访问资源。

映射Memory：CmResourceTypeMemory，需要确保分配的大小足够，然后调用MmMapIoSpace，把返回的物理地址映射到虚拟地址，保存*_PORT_*函数的指针，用来访问资源。

NTSTATUS NICMapHWResources(IN OUT PFDO_DATA FdoData,IN WDFCMRESLIST  ResourcesRaw,IN WDFCMRESLIST  ResourcesTranslated )
Routine Description:

    Gets the HW resources assigned by the bus driver and:
    1) Maps them to system address space. 
    2) If PCIDRV_CREATE_INTERRUPT_IN_PREPARE_HARDWARE is defined, 
        it creates a WDFINTERRUPT object.

    Called during EvtDevicePrepareHardware callback.

    Three base address registers are supported by the 8255x:
    1) CSR Memory Mapped Base Address Register (BAR 0 at offset 10)
    2) CSR I/O Mapped Base Address Register (BAR 1 at offset 14)
    3) Flash Memory Mapped Base Address Register (BAR 2 at offset 18)

    The 8255x requires one BAR for I/O mapping and one BAR for memory
    mapping of these registers anywhere within the 32-bit memory address space.
    The driver determines which BAR (I/O or Memory) is used to access the
    Control/Status Registers.

    Just for illustration, this driver maps both memory and I/O registers and
    shows how to use READ_PORT_xxx or READ_REGISTER_xxx functions to perform
    I/O in a platform independent basis. On some platforms, the I/O registers
    can get mapped into memory space and your driver should be able to handle
    this transparently.

    One BAR is also required to map the accesses to an optional Flash memory.
    The 82557 implements this register regardless of the presence or absence
    of a Flash chip on the adapter. The 82558 and 82559 implement this
    register only if a bit is set in the EEPROM. The size of the space requested
    by this register is 1Mbyte, and it is always mapped anywhere in the 32-bit
    memory address space.

    Note: Although the 82558 only supports up to 64 Kbytes of Flash memory
    and the 82559 only supports 128 Kbytes of Flash memory, the driver
    requests 1 Mbyte of address space. Software should not access Flash
    addresses above 64 Kbytes for the 82558 or 128 Kbytes for the 82559
    because Flash accesses above the limits are aliased to lower addresses.

Arguments:

    FdoData     Pointer to our FdoData
    ResourcesRaw - Pointer to list of raw resources passed to 
                        EvtDevicePrepareHardware callback
    ResourcesTranslated - Pointer to list of translated resources passed to
                        EvtDevicePrepareHardware callback

Return Value:

    NTSTATUS

--*/
{
    PCM_PARTIAL_RESOURCE_DESCRIPTOR descriptor;
    ULONG       i;
    NTSTATUS    status = STATUS_SUCCESS;
    BOOLEAN     bResPort      = FALSE;
    BOOLEAN     bResInterrupt = FALSE;
    BOOLEAN     bResMemory    = FALSE;
    ULONG       numberOfBARs  = 0;

    UNREFERENCED_PARAMETER(ResourcesRaw);

    PAGED_CODE();

    for (i=0; i<WdfCmResourceListGetCount(ResourcesTranslated); i++) 
	{

        descriptor = WdfCmResourceListGetDescriptor(ResourcesTranslated, i);

        if(!descriptor)
		{
            TraceEvents(TRACE_LEVEL_ERROR, DBG_INIT, "WdfResourceCmGetDescriptor");
            return STATUS_DEVICE_CONFIGURATION_ERROR;
        }

        switch (descriptor->Type) {

        case CmResourceTypePort:
            //
            // We will increment the BAR count only for valid resources. We will
            // not count the private device types added by the PCI bus driver.
            //
            numberOfBARs++;

            TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT,
                "I/O mapped CSR: (%x) Length: (%d)\n",
                descriptor->u.Port.Start.LowPart,
                descriptor->u.Port.Length);

            //
            // The resources are listed in the same order the as
            // BARs in the config space, so this should be the second one.
            //
            if(numberOfBARs != 2) {
                TraceEvents(TRACE_LEVEL_ERROR, DBG_INIT, "I/O mapped CSR is not in the right order\n");
                status = STATUS_DEVICE_CONFIGURATION_ERROR;
                return status;
            }

            //
            // The port is in I/O space on this machine.
            // We should use READ_PORT_Xxx, and WRITE_PORT_Xxx routines
            // to read or write to the port.
            //

            FdoData->IoBaseAddress = ULongToPtr(descriptor->u.Port.Start.LowPart);
            FdoData->IoRange = descriptor->u.Port.Length;
            //
            // Since all our accesses are USHORT wide, we will create an accessor
            // table just for these two functions.
            //
            FdoData->ReadPort = NICReadPortUShort;
            FdoData->WritePort = NICWritePortUShort;

            bResPort = TRUE;
            FdoData->MappedPorts = FALSE;
            break;

        case CmResourceTypeMemory:

            numberOfBARs++;

            if(numberOfBARs == 1) 
			{
                TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT, "Memory mapped CSR:(%x:%x) Length:(%d)\n",
                                        descriptor->u.Memory.Start.LowPart,
                                        descriptor->u.Memory.Start.HighPart,
                                        descriptor->u.Memory.Length);
                //
                // Our CSR memory space should be 0x1000 in size.
                //
                ASSERT(descriptor->u.Memory.Length == 0x1000);
                FdoData->MemPhysAddress = descriptor->u.Memory.Start;
                FdoData->CSRAddress = MmMapIoSpace(
                                                descriptor->u.Memory.Start,
                                                NIC_MAP_IOSPACE_LENGTH,
                                                MmNonCached);
                TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT, "CSRAddress=%p\n", FdoData->CSRAddress);

                bResMemory = TRUE;

            } 
			else if(numberOfBARs == 2)
			{

                TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT,
                    "I/O mapped CSR in Memory Space: (%x) Length: (%d)\n",
                    descriptor->u.Memory.Start.LowPart,
                    descriptor->u.Memory.Length);
                //
                // The port is in memory space on this machine.
                // We should call MmMapIoSpace to map the physical to virtual
                // address, and also use the READ/WRITE_REGISTER_xxx function
                // to read or write to the port.
                //

                FdoData->IoBaseAddress = MmMapIoSpace(
                                                descriptor->u.Memory.Start,
                                                descriptor->u.Memory.Length,
                                                MmNonCached);

                FdoData->ReadPort = NICReadRegisterUShort;
                FdoData->WritePort = NICWriteRegisterUShort;
                FdoData->MappedPorts = TRUE;
                bResPort = TRUE;

            } 
			else if(numberOfBARs == 3)
			{

                TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT, "Flash memory:(%x:%x) Length:(%d)\n",
                                        descriptor->u.Memory.Start.LowPart,
                                        descriptor->u.Memory.Start.HighPart,
                                        descriptor->u.Memory.Length);
                //
                // Our flash memory should be 1MB in size. Since we don't
                // access the memory, let us not bother mapping it.
                //
                //ASSERT(descriptor->u.Memory.Length == 0x100000);
            } 
			else 
			{
                TraceEvents(TRACE_LEVEL_ERROR, DBG_INIT,
                            "Memory Resources are not in the right order\n");
                status = STATUS_DEVICE_CONFIGURATION_ERROR;
                return status;
            }

            break;

        case CmResourceTypeInterrupt:

            ASSERT(!bResInterrupt);
            
#ifdef PCIDRV_CREATE_INTERRUPT_IN_PREPARE_HARDWARE
            {
                WDF_INTERRUPT_CONFIG interruptConfig;
                
                //
                // Create WDFINTERRUPT object.
                //
                WDF_INTERRUPT_CONFIG_INIT(&interruptConfig,
                                          NICEvtInterruptIsr,
                                          NICEvtInterruptDpc);

                //
                // These first two callbacks will be called at DIRQL.  Their job is to
                // enable and disable interrupts.
                //
                interruptConfig.EvtInterruptEnable  = NICEvtInterruptEnable;
                interruptConfig.EvtInterruptDisable = NICEvtInterruptDisable;
                interruptConfig.InterruptTranslated = descriptor;
                interruptConfig.InterruptRaw = 
                       WdfCmResourceListGetDescriptor(ResourcesRaw, i);  

                status = WdfInterruptCreate(FdoData->WdfDevice,
                                    &interruptConfig,
                                    WDF_NO_OBJECT_ATTRIBUTES,
                                    &FdoData->WdfInterrupt);

                if (!NT_SUCCESS (status))
                {
                    TraceEvents(TRACE_LEVEL_ERROR, DBG_INIT,
                                "WdfInterruptCreate failed: %!STATUS!\n", status);
                    return status;
                }
            }
#endif

            bResInterrupt = TRUE;

            TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT,
                "Interrupt level: 0x%0x, Vector: 0x%0x\n",
                descriptor->u.Interrupt.Level,
                descriptor->u.Interrupt.Vector);

            break;

        default:
            //
            // This could be device-private type added by the PCI bus driver. We
            // shouldn't filter this or change the information contained in it.
            //
            TraceEvents(TRACE_LEVEL_VERBOSE, DBG_INIT, "Unhandled resource type (0x%x)\n",
                                        descriptor->Type);
            break;
        }

    }

    //
    // Make sure we got all the 3 resources to work with.
    //
    if (!(bResPort && bResInterrupt && bResMemory)) {
        status = STATUS_DEVICE_CONFIGURATION_ERROR;
        return status;
    }

    //
    // Read additional info from NIC such as MAC address
    //
    status = NICReadAdapterInfo(FdoData);
    if (status != STATUS_SUCCESS)
    {
        return status;
    }

    //
    // Test our adapter hardware
    //
    status = NICSelfTest(FdoData);
    if (status != STATUS_SUCCESS)
    {
        return status;
    }

    return status;

}

NTSTATUS
NICUnmapHWResources(
    IN OUT PFDO_DATA FdoData
    )
/*++
Routine Description:

    Disconnect the interrupt and unmap all the memory and I/O resources.

Arguments:

    FdoData     Pointer to our FdoData

Return Value:

     None

--*/
{
    PAGED_CODE();

    //
    // Free hardware resources
    //
    if (FdoData->CSRAddress)
    {
        MmUnmapIoSpace(FdoData->CSRAddress, NIC_MAP_IOSPACE_LENGTH);
        FdoData->CSRAddress = NULL;
    }

    if(FdoData->MappedPorts){
        MmUnmapIoSpace(FdoData->IoBaseAddress, FdoData->IoRange);
        FdoData->IoBaseAddress = NULL;
    }

    return STATUS_SUCCESS;

}


驱动程序(5) WDF下DMA传输的驱动程序代码详细说明之device.c
a4642313的博客
12-14 2193
这一篇文章说明了在device.c文件里，驱动程序怎样枚举设备，然后获得设备资源，并将其显示出来供开发者使用。 device.c /*++ Module Name: device.c - Device handling events for example driver. Abstract: This file contains the device entry points and callba...
第七篇 硬件内存资源的获取，解析
njOwenyang的专栏
11-24 2195
硬件资源的获取，解析    1. 生成WDF的KMDFhelloWorld程序 2. 改写INF文件中硬件ID 3. 编译安装 以上三点不重复介绍，下面直接关注更新，增加的代码。   在DeviceADD例程中添加 首先是增加即插即用管理....  应该对应于WDM的IRP_MN_START_DEVICE //初始化即插即用和电源管理例程配置结构 WDF_PNPPOWER
WDF驱动开发-硬件资源(二)
苏洛的博客
06-19 1029
WDF资源列表
基于UMDF2 获取DSDT硬件资源(Finding and Mapping Hardware Resources) Windows 驱动程序
weixin_39280491的博客
01-12 529
1. 背景 作为一位标准的 WINDOWN 驱动开发人员最痛苦并快乐着就是如何获取DTDS的硬件资源，并操作GPIO。， UMDF2 框架的特殊性，并不能直接获取硬件资源和操作GPIO(后期再详解)，硬件资源文件DSDT在启动的时候被KERNEL获取和解析，然后通过API的方式UMDF2才能通过KMDF映射并获取资源。 因此，基于此基础上，就有了本文的撰写目的。 2. 概要 2.1 环境约定 运行环境:WIN10/WIN11 开发工具:VS2019 SDK版本:wdksetup.exe 驱动框架:UMDF2
pci_enable_device()
lyndon
12-25 2056
从协议中来，到协议中去。
基于WDF的PCI/PCIe接口卡Windows驱动程序（4）- 驱动程序代码（源文件）
或许
03-05 2285
转自https://blog.youkuaiyun.com/wolfman125/article/details/51880568 本篇文章将对PCIe驱动程序的源文件代码作详细解释与说明。整个WDF驱动程序工程共包含4个头文件（已经在上篇文章中讲解）和3个.c文件（Driver.c Device.c Queue.c） Driver.c 在看复杂的代码前，先给出程序流程图 ...
中国城市资源配置效率（2006-2021）
04-13
#中国城市-资源配置效率/资源错配指数# 一、简介 数据名称：中国城市-资源配置 效率/资源错配指数 数据年份：2006-2021年 城市个数：284 数据格式： 面板数据 文件格式：Excel、data 二、指标说明 指标包括：省份、...
全国31个省份资源配置效率数据2000-2021资源资本劳动力错配固定资产投资价格资本存量产出弹性扭曲系数.zip
02-15
省级资源错配，省级资源配置效率原始数据、代码和结果 参考文献：[1]白俊红,刘宇英.对外直接投资能否改善中国的资源错配[J].中国工业经济,2018(01):60-78.DOI:10.19581/j.cnki.ciejournal.20180115.002. 主要计算...
【企业资源配置效率数据】1991-2022年企业资源配置效率数据-残差法
04-10
衡量企业资源配置效率。值越大代表企业的资源配置效率越低 （三）参考文献 [1]倪婷婷,王跃堂.区域行政整合、要素市场化与企业资源配置效率[J].数量经济 技术经济研究,2022,39(11):136-156. [1]白雪莲,王 司琪....
《项目管理中的资源配置与优化》
最新发布
03-19
这份PPT专注于项目管理中的资源配置与优化，详细介绍了在资源有限的情况下如何合理安排项目进度。PPT首先指出，实际项目中资源的有限性会对工期和进度产生直接影响，因此需要有效的资源配置工具和技术。 PPT介绍了四...
WDK之内核模式驱动框架KMDF简介(翻译)
06-12
WDK之内核模式驱动框架KMDF简介(翻译),供参考
WDF资源提取源码
07-13
WDF,WAS,MAP资源提取直读源代码，可以用于学习研究，资源转自互联网，若有侵权，请联系站长删除。
XDMA设备在WINDOWS下的驱动编程
kunkliu的博客
09-28 7339
博客里写的不够详尽,也不太方便阅读代码,我将源码放在百度网盘链接：https://pan.baidu.com/s/1yt1mbl6Unkam3huz8T9MRw密码：k6ti ;并在源码里做了注释 了解一下什么叫总线模型(这是Linux下的概念，但是感觉和windows有相通之处)，总线负责连接驱动和设备，通俗的来说就是总线提供接口给驱动，所谓接口就是设备的一些基本操作，驱动负责实现设备逻辑。比如：驱动读取设备数据时，先发地址再发命令，就可以调用总线提供的接口来实现这一简单逻辑。 Windows下提供接口.
驱动开发代码研读
成功的方式只有一个，按自己的方式，度过人生。欢迎共赴知识与乐趣的探索之旅！
12-02 6826
XDMA源码解读
Windows驱动中的资源
Z18_28_19的专栏
09-11 2725
今天下雨，在下的时候，赶紧回来！还好呵呵，还是有点忙！又是加班的一天。                今天介绍下Windows驱动中资源，资源就是硬件需要用的，我们知道，所有的这些资源，我们都是在ACPI的DSDT中分配的，包含IO地址，内存地址，中断号等等。硬件抽象层会根据我们所配置的资源，根据不同的芯片，来给我们外围的芯片分配这些资源。那么我们一般在驱动哪里接受这些资源呢？
DEA-malmquist模型揭示我国科技资源配置现状与动态
本文主要探讨了我国科技资源配置效率的重要性和评估方法，以提升科技创新能力并促进国家整体发展。研究者祝艳青和雷钦礼针对中国的科技资源配置问题，采用了先进的DEA（Data Envelopment Analysis）-Malmquist指数...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值