笔记：stm32f030 要点总结(时钟、中断、GPIO、定时器、串口、看门狗)

不支持位带操作

只有一条AHB-lite总线接口连到存储器、总线矩阵等

1条外设总线，APB速度高达48MHz

4个中断优先级

GPIO连载AHB总线，最高翻转速度为12MHz

一、时钟系统

M0芯片的时钟源有4个，

一个高速内部RC时钟源，频率为8M,精度1%

一个高速外部时钟源，频率为8到32MHz

一个低速外部时钟源，频率一般为32.768kHz，驱动RTC

一个低速内部时钟源，频率为40kHz，驱动IWDG

芯片上电的时候默认启用内部RC震荡，即8MHz的内部时钟源

倍频最高48MHz

启用HSI

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70

/* ********************************************************************************************************* *   函 数 名: HSI_setSysClk *   功能说明: 设置HSI为系统时钟， *   形    参： *   返 回 值: 无 ********************************************************************************************************* */ void HSI_setSysClk(void) {   __IO uint32_t StartUpCounter = 0, HSIStatus = 0;         /* SYSCLK, HCLK, PCLK configuration ----------------------------------------*/     /* Enable HSI*/ //使能内部时钟       RCC->CR |= ((uint32_t)RCC_CR_HSION);//使用内部8M时钟        /* Wait till HSI is ready and if Time out is reached exit */ //等待内部时钟起振     do     {         HSIStatus = RCC->CR & RCC_CR_HSIRDY;         StartUpCounter++;       }while((HSIStatus== 0) && (StartUpCounter != HSI_STARTUP_TIMEOUT));       if ((RCC->CR & RCC_CR_HSIRDY) != RESET)//使用内部8M时钟     {         HSIStatus = (uint32_t)0x01;     }     else     {         HSIStatus = (uint32_t)0x00;     }          if (HSIStatus == (uint32_t)0x01)     {         /* Enable Prefetch Buffer and set Flash Latency */ //flash总线时钟使能         FLASH->ACR |= FLASH_ACR_PRFTBE;         FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY;           /* HCLK = SYSCLK *///外设AHB总线时钟等于系统时钟         RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;           /* PCLK = HCLK *///外设APB总线时钟等于系统时钟         RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE_DIV1;           /* PLL configuration = HSI/2 * 12= 48 MHz */         RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL));         RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSI_Div2&