Curtiss-Wright Defense Solutions在嵌入式计算、MOSA(模块化开放标准方法)处理器、DSP、FPGA、GPU、网络、I/O和存储方面拥有完整的产品线

中航光电lrm_全新登场!第四代综合式航电系统LRM模块标准接口连接器 新品档案姓名:第四代综合式航电系统LRM模块标准接口连接器英文名:Mini(参数|图片) High Speed /Density Line Replaceable Modular 昵称:MHLRM创造者:中航光电航空航天与防务事业部适用领域:航空、航天、电子、兵器船舶等 ▲MHLRM应用环境示意图研制背景随着新型武器装备向着集成化、模块化、通用化、轻型化、高速化发展,设备机箱内部急需一款小型化、集... 阅读详情

一、处理器(Processors / SBCs)

6U VPX高性能计算模块

表格

产品型号处理器架构核心特性应用场景
CHAMP-XD4 (VPX6-485)双Intel Xeon D-270012/16/20核可选;4×100GbE数据平面;32 lane Gen4 PCIe;四内存通道;支持SOSA标准ISR(情报监视侦察)、雷达、信号处理
VPX6-1961Intel Xeon W-11865MRE (11代Tiger Lake-H)8核16线程;64GB DDR4 ECC;480GB NVMe SSD;双XMC扩展槽;支持虚拟化任务计算、机器学习、虚拟化应用
CHAMP-XD3Intel Xeon D-1746 (Ice Lake)10核;48GB DDR4-2400;AVX512浮点;40GbE数据平面;集成AMD MPSoC安全FPGA加固型嵌入式计算

3U VPX单板计算机

表格

产品型号处理器架构核心特性
VPX3-126213代Intel Raptor Lake (14核混合架构)SOSA对齐;专为下一代高性能处理系统设计
VPX3-12609代Intel Xeon Coffee Lake全功能一体化处理;C5ISR应用
VPX3-12207代Intel Kaby Lake Xeon低功耗设计;3U小尺寸;SWaP优化
VPX3-1708 / V3-1708Intel安全可认证变体;DO-254/DO-178C适航认证支持
VPX3-1707NXP ARM LX2160 (16核A72)超低功耗;OpenVPX合规
VPX3-152NXP Layerscape安全可认证;最小尺寸最高密度
VPX3-1703NXP LS1043A (四核A53)DO-254/DO-178C安全认证

传统VME平台

表格

产品型号架构说明
VME-1910 / VME-1908Intel Core i76U VME单板计算机;支持VxWorks、LynxOS等实时操作系统

二、FPGA模块(含ACAP自适应计算)

表格

产品型号架构核心特性应用
CHAMP-FX7 (VPX6-476)双AMD Versal Premium ASoC业界最高性能;100GbE端口;32 lane Gen4 PCIe;64 lane光纤(VITA 66.5, 28Gbps/lane);片上NoC架构雷达、SIGINT、电子战、SAR
CHAMP-FX4AMD UltraScale+上一代高性能FPGA处理
XMC-529AMD UltraScale+ MPSoCEnhanced TrustedCOTS安全模块;双核A53+R5;可集成Raytheon Night Cover安全套件安全加速、可信计算
XMC-528AMD UltraScale+ MPSoC首款Enhanced TrustedCOTS插件模块;支持Idaho Scientific加密核心嵌入式安全

三、GPU图形与AI加速模块

表格

产品型号GPU架构核心特性算力
VPX6-731 (2025年新品)双NVIDIA RTX PRO 5000 Blackwell单槽6U VPX;48GB GDDR7;支持SOSA;传导/液冷/气冷可选100 TFLOPS
VPX3-730NVIDIA Blackwell3U VPX小型化方案
VPX6-4939NVIDIA RTX 5000 (AD103)9728 CUDA核心;Ada架构;SOSA对齐
VPX6-4955双NVIDIA Turing GPU上一代旗舰GPU方案

合作伙伴:与NVIDIA和WOLF Advanced Technology合作,提供CUDA、OpenCL支持,以及HEVC(H.265)/AVC(H.264)视频编码能力


四、网络与通信模块(Networking)

表格

产品型号类型特性
VPX6-682E100GbE交换机Fabric100家族;支持CHAMP-XD4/FX7高速互联
VPX6-6802以太网交换机6U VPX标准网络交换

五、I/O模块与接口卡

表格

产品型号类型功能描述
VPX3-673ACMOSS A-PNT & 径向时钟LRM多传感器定位数据融合;输出统一时序和导航信息
XMC系列XMC Mezzanine卡提供FPGA协处理、GPU扩展、存储扩展;支持VITA 42/61标准

六、数据存储与记录系统

表格

产品型号类型特性
DTS1X10GbE CSfC NAS加密网络附加存储;防坠毁保护
PacStar 455战术数据存储服务器边缘计算存储;5倍吞吐量提升;4倍容量扩展
PacStar 400系列模块化战术边缘服务器获Microsoft Azure Local认证;支持混合云工作负载

七、产品家族与技术体系

Fabric100™ 家族

Curtiss-Wright的Fabric100是高性能处理引擎系列,支持100GbE高速互联,包括:

  • CHAMP-XD4 (处理器)

  • CHAMP-FX7 (FPGA)

  • VPX6-731 (GPU)

  • VPX6-682E (交换机)

TrustedCOTS™ 安全框架

  • Enhanced TrustedCOTS:在标准COTS基础上增加AMD MPSoC安全FPGA

  • 支持TME(全内存加密)、SGX(软件保护扩展)、Bootguard

  • 可集成Raytheon Night Cover™、Idaho Scientific Immunity等安全IP

标准支持

所有产品均遵循MOSA(模块化开放标准方法)理念,支持:

  • SOSA® (Sensor Open Systems Architecture) 技术标准

  • CMOSS (C5ISR/EW Modular Open Suite of Standards)

  • OpenVPX (VITA 65)

  • XMC (VITA 42/61)

这些产品构成了完整的异构计算生态系统,特别适用于您之前查询的CPU-GPU-FPGA异构雷达/导引头信号处理架构,其中CHAMP-XD4(CPU)、CHAMP-FX7(FPGA)和VPX6-731(GPU)可以组成典型的三异构处理系统

《AI实战FPGA_Agent +MCP+skill》课时2.12|外设接口实战:UART 串口通信 串口是 FPGA 开发中最通用的调试通道:内部状态、采集数据、错误信息都能经串口发到 PC 上位机查看,不需要额外工具。后续外设课时里,XADC 温度、IIC 读回的 EEPROM 数据、摄像头帧信息都靠串口回传,串口模块是全模块复用度最高的基础模块。 阅读详情

相关推荐

《AI实战FPGA_Agent +MCP+skill》课时2.11|时序约束入门

本课系统讲解FPGA时序约束核心知识,涵盖建立/保持时间原理、slack判据、时钟与I/O约束写法、综合与实现流程差异,并通过AI驱动的timing-flow闭环实操,实现从约束生成、校验到收敛的全流程自动化。学员将掌握XDC规范编写能力,能基于板卡参数自动生成完整约束文件,经fpga-mcp工作流验证时序收敛,构建可复用的时序工程技能。

现任某外企的算法工程师!专注于人工智能、嵌入式、FPGA、论文写作四大主题的教程和经验分享!辅导请➕v :sci666888999 23

雷达/导引头信号处理架构专题资料汇编

现代雷达系统中的通用电路卡组件(CCA),用于混合和全数字波束形成阵列。

VectorShift的博客 399

抗恶劣环境车载LRM模块化集成平台设计与实现

随着智能交通系统(ITS)、自动驾驶、军用车辆信息化以及特种作业车辆智能化的发展,车载电子设备对高可靠性、强适应性和快速部署能力的需求日益增长。在此背景下,抗恶劣环境的车载LRM(Line Replaceable Module,可更换单元)模块化集成平台应运而生,成为现代车载电子系统架构的核心支撑技术。LRM平台通过标准化机械尺寸、电气接口和热管理设计,实现功能模块的即插即用与现场快速更换,显著提升系统可用性。

weixin_42452483的博客 1633

光模块之SR、LRM、LR、ER 、ZR对比介绍

10GBase-SR使用单个低成本的固态激光器组件,也是10GbE平台上可用的最便宜的光学模块。10GBASE-ER的工程链路可达40公里,标准链路可达30公里,由于激光功率的原因,长度小于20公里的链路需要衰减。现有的ARUBA(原来的HP)万兆模块有多种,除了MMF表示多模SMF表示单模,SR/LRM/LR/ER等都代表什么意思,本文做个简单对比介绍,将帮助您根据您的实际需要选择合适的10G SFP +模块。SR,LRM,LR,ER,ZR是光纤通信中使用的术语,代表10G模块的传输距离。

mandarin_meng的博客 1万+

[附源码]计算机毕业设计JAVA网上花店系统

附源码]计算机毕业设计JAVA网上花店系统项目运行环境配置:(Webstorm也行)+ Eclispe(IntelliJ IDEA,Eclispe,MyEclispe,Sts都支持)。项目技术:等等组成,B/S模式 + Maven管理等等。环境需要1.运行环境:最好是java jdk 1.8,我们在这个平台上运行的。其他版本理论上也可以。2.IDE环境:IDEA,Eclipse,Myeclipse都可以。推荐IDEA;3.tomcat。

ssm毕设程序设计 2445

MATLAB新手也能懂:用MATPOWER 8.0b搞定电力系统潮流计算(附case9实战代码)

本文详细介绍了如何使用MATPOWER 8.0b在MATLAB中进行电力系统潮流计算,特别适合新手入门。通过case9实战案例,讲解了从安装配置到运行牛顿-拉夫逊法潮流计算的全过程,包括结果分析和常见问题处理,帮助读者快速掌握这一电力系统分析的核心技能。

weixin_26757925的博客 380

航空电子设备之集成模块化航空电子系统解析

大家好,这里是关于飞机航空电子设备的探讨。本文将深入了解航空电子设备,着重介绍集成模块化航空电子(Integrated Modular Avionics,IMA)概念。如今,航空电子技术取得了巨大进步,基于计算机的设备发展成果斐然,这使得将多种功能集成于一个系统成为可能,因此,我们今天聚焦于航空电子设备集成及其发展前景。

3175

使用 DEM 模拟金属烧结过程

了解离散元素法 (DEM) 如何彻底改变烧结工艺,提高制造业的效率和精度。

jkh920184196的博客 1127

6UVPX+ Virtex-7+2TMS320C6678+2FMC66678信号处理板

近期,北京青翼科技研发了一款VPX板卡命名为vpx610;该板卡一款基于6UVPX架构的高性能实时信号处理平台,该平台采用2片TI的KeyStone系列多核DSP TMS320C6678作为主处理单元,采用1片Xilinx的Virtex-7系列FPGA XC7VX690T作为协处理单元,具有2个FMC子卡接口,各个处理节点之间通过高速串行总线进行互联。板卡采用标准6U VPX欧式板卡设计,具有优良

beijingqingyikeji的博客 2957

5分钟搞定Google Custom Search API申请:从注册到获取CX Key全流程

本文详细介绍了如何快速申请和配置Google Custom Search API,从Google Cloud项目创建、启用计费、获取API Key,到在Programmable Search Engine控制台创建自定义搜索引擎并获取关键的CX Key,提供了全流程实战指南。文章还包含安全配置建议、API调用测试方法及前端与后端的集成代码示例,帮助开发者高效实现网站或应用的智能搜索功能。

weixin_29227585的博客 1668

Vue3 + uniapp 踩坑:iOS 真机调试一直报错Maximum call stack size exceeded,和(in promise)MiniProgramError err的解决方法

不是你写错代码,是微信开发工具和 iOS 真机调试的兼容问题。开个空项目都报错,勾个设置就没问题,不是你,是工具的锅。

代码简单说 Vue、JAVA、PHP、Node.js 熟练运用,接口、架构、性能全搞定。 1267

FPGA 帧长监视器:背压时不计数,过长时不回绕

用 SystemVerilog 构建被动帧长监视器,只统计 valid 与 ready 同时有效的传输,在接受 last 时报告短帧、正常帧或长帧。计数饱和避免超长回绕,附完整 RTL、测试台与复现脚本,并给出原生 XSim 及独立复核结果。

hxy_programmer的博客 454

[网络安全提高篇] 一一九.恶意软件动态分析经典沙箱Cape的安装和基础用法详解

这是作者网络安全自学教程系列,主要是关于安全工具和实践操作的在线笔记,特分享出来与博友们学习,希望您喜欢,一起进步。前文详细介绍恶意代码静态分析经典工具Capa的基础用法,以及批量提取静态特征和ATT&CK技战术,主要是从提取的静态特征Json文件中提取关键特征。这篇文章将详细讲解动态分析沙箱Cape,其是一个开源的自动恶意软件分析系统,通过自动运行和分析恶意软件,全面分析和提取恶意软件的关键特征。本文先介绍Cape沙箱的安装和基础用法,后续随着深入再分享。基础性文章,希望对您有帮助!

杨秀璋的专栏 1万+

FPGA学习(一)——LED点灯与开发流程

本文介绍了FPGA的基本概念及其在数字信号处理、通信、工业控制等领域的应用优势,强调其灵活性、并行性和集成性,同时指出其设计复杂度高、功耗较大等局限。随后以LED点灯为例,详细演示了基于Vivado的FPGA开发流程:创建工程、配置引脚约束、生成比特流文件,并通过仿真验证设计。重点展示了如何添加调试探针、连接硬件并实时观察信号,为初学者提供了完整的FPGA入门实践指南。

weixin_55136196的博客 95

使用C#实现Padim算法的训练和推理:智能缺陷检测的前沿技术

Padim (Patch-based Deep Image Model) 是一种用于无监督异常检测的深度学习算法。它通过提取图像中的局部特征(patch),并在这些特征上构建一个正常样本的分布模型来识别异常。无监督学习:不需要标注数据,适用于缺乏标签的情况。局部特征提取:通过卷积神经网络提取图像的局部特征(patch)。低秩近似:利用低秩近似构建正常样本的协方差矩阵,有效降低计算复杂度。鲁棒性强:能够处理多种类型的缺陷和噪声。

墨夶的博客 1013

由于找不到mfc110u.dll,无法继续执行代码,重新安装程序可能会解决此问题的 解决方案

本文主要介绍了由于找不到mfc110.dll,无法继续执行代码的解决方案,希望能对使用Windows的同学们有所帮助。 文章目录 1. 问题描述 2. 解决方案

weixin_43178406的博客 5万+

FPGA 16 位 LFSR:先固定移位约定,再用 XSim 验证周期与暂停

固定一种 16 位右移 Galois LFSR,明确反馈掩码、种子、同步复位、装载与使能优先级。用原生 Vivado XSim 检查三种种子的 65535 状态周期、暂停和采样时刻,并通过独立测试台与故障变体验证。

hxy_programmer的博客 178

Statistics and Machine Learning Toolbox

Statistics and Machine Learning Toolbox(带书签),MATLAB统计学习工具

TMS320F28335 学习笔记(二):系统时钟、PLL 与看门狗

本文系统介绍F28335的时钟架构与看门狗应用,涵盖外部晶振、PLL倍频生成系统时钟(SYSCLKOUT)、高速/低速外设时钟分频配置,以及看门狗的启用、关闭与喂狗机制。强调时钟配置准确性对延时、PWM、通信等外设的重要性,指出常见错误如晶振不匹配、未等待PLL锁定、随意修改PLL或喂狗周期过长等问题,并提供初始化框架与验证方法,帮助开发者正确配置时钟系统,确保程序稳定运行。

2403_83044722的博客 328

精雕软件(JDpaint) 5.5 绿色版

精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版精雕软件(JDpaint) 5.5 绿色版

C# WinForm 基于DirectShow.dll编写的程序,可边预览边保存视频,音频和图片

基于微软的DirectShow.dll的二次开发1.自动识别连接的摄像头跟麦克风且可以对其进行选择(默认选中第一个)2.可录制wmv和avi两种格式的视频并且都带有音频,avi可以录制的分辨率和帧数进行选择,wmv默认进行了淸晰度优化如不喜欢可去除代码中有相关提示3.可在预览点开之后进行拍照,也可边录制视频边拍照4.添加了视频和音频的压缩功能(酌情使用)这次二次开发发现C#对DirectShow的相关信息太少,这次做完也不敢藏私共享出来,还望大家指正

硬件选型笔记:HDMI 转 LVDS/TTL 接收方案 GSV1015S@ACP 评估

本篇记录 GSV1015S HDMI 转 LVDS/TTL 接收芯片规格与工程踩坑点,适合工控屏、医疗显示、FPGA 图像采集项目前期方案评估,重点关注封装便利性、缩放与时序、HDCP 版本带来的兼容性边界。

ACP广源盛的博客 181

pscad IEEE标准系统搭建说明

pscad IEEE标准系统搭建说明,包含典型的IEEE 9节点、14节点、30节点、39节点和118节点系统。内含标准测试系统的原始数据和潮流结果。

FPGA 与加密行业:从算法加速到可信硬件的完整技术图谱

本文系统探讨FPGA与密码学的深度交叉,揭示其在加密加速、区块链基础设施、零知识证明及后量子密码中的关键作用。从底层硬件特性到工程实践,分析对称加密、公钥算法、零知识证明等负载的FPGA加速优势,强调其高能效、低延迟与灵活可重构的特性。结合当前密码学复杂度上升与硬件竞争加剧的趋势,指出FPGA是算法验证与高性能实现的理想载体,为安全计算提供高效硬件支撑。

weixin_49780322的博客 245

协作机器人参考时钟设计:SiTime MEMS硅晶振选型与EtherCAT PTP同步实践

面向协作机器人硬件工程师的参考时钟选型笔记:五处时钟位置、四大工况痛点、五款SiTime型号参数速查与FAQ。

yqmao2026的博客 482

LabVIEW CompactRIO 凭什么比工控机稳(系列 01/05)

CompactRIO以实时处理器、FPGA与C系列I/O模块的三层架构,实现确定性、高速与灵活性的统一。实时系统确保任务准时完成,抖动极小;FPGA绕过总线,实现微秒级响应与自定义逻辑;可互换模块直接对接工业信号,简化接线。三者分工明确:FPGA“快而小”,实时处理器“算得多”,主机“给人看”。适用于高可靠性控制场景,如大型对撞机、发动机仿真等。理解此架构是后续编程与系统设计的基础。

bjcyck的博客 691

NI PXIe‑5820 PXIe-5860 PXIe-5841基带 PXI 矢量信号收发仪

NI PXIe-5820是2槽PXIe基带矢量信号收发仪,支持DC~500MHz、1GHz瞬时I/Q带宽,集成FPGA实现实时信号处理、DPD、ET及自定义算法。适用于5G/WiFi6/7、UWB基带芯片验证、功放DPD测试、MIMO基带阵列与通信原型开发。通过差分I/Q接口直连射频前端,需外接上变频模块生成射频信号。具备高带宽、低延迟、多模块同步优势,搭配RFmx与LabVIEW/Python实现自动化测试与开发,是基带IC实验室与产线测试的理想平台。

QH13929231880的博客 381

动手第一课:用 Verilog 写计数器并跑通仿真

前面几篇都在讲“地图”和“约束”,这一篇开始动手。目标很具体:用 Verilog 写一个可综合的计数器,写一个 testbench 验证它,跑仿真、看波形,最后用一个 Makefile 把整个流程串起来。这条链路是芯片设计中最小的可运行闭环,也是后续所有复杂设计的骨架。工具选择上,本文使用:Icarus Verilog(仿真)+ GTKWave(波形)+ Yosys(综合)。选择开源工具不是因为商业工具不好,而是因为它们。

oscar999的专栏 208

FPGA学习(二)——LED闪烁

本文介绍了Verilog中的组合逻辑与时序逻辑应用,重点实现LED闪烁实验。通过三级分频(50MHz→1MHz→1kHz→1Hz)生成不同频率信号,控制LED以1Hz频率闪烁,并对比了两种设计方案:方案一采用多级时钟分频,方案二统一在50MHz时钟域内,通过26位计数器直接生成1Hz使能信号,简化时序设计、减少资源占用。仿真验证了各阶段波形正确性,确保系统稳定工作。

weixin_55136196的博客 171

低偏斜 LVCMOS 时钟扇出芯片 5PB1106PGGI8 深度解析|FPGA 多路时钟分发方案

本文详述瑞萨5PB1106PGGI8 1:6 LVCMOS时钟缓冲器在高速数字系统中的应用,重点解析其超低偏斜(典型35ps)、极低附加抖动(<50fs RMS)及同步无毛刺使能特性。结合参数、原理、典型电路与PCB布局规范,强调电源去耦、走线等长、地平面完整等关键设计要点,针对实测常见问题如抖动大、采样不同步、毛刺等提出排查方案,并给出选型替代建议,适用于FPGA、多通道ADC、工业通信等高精度时序场景。

2603_96673829的博客 246
上一篇: CPU-GPU-FPGA异构架构在雷达/导引头信号处理领域的关键文献
下一篇: 主要发达国家军工企业的官方网址合集
VectorShift
博客等级 码龄1年 1831粉丝 1103原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

VectorShift

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值