合工大OJ_Problem1301 C.进程调度

本文详细解析了操作系统中最简单的CPU调度算法——先来先服务(FCFS)算法,并通过一个具体的编程实例展示了如何计算一组进程的平均周转时间。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

题目本身是《操作系统》这门课的知识,先来先服务FCFS是最简单的一种CPU调度算法


然而一直WA,试了十几组样例,都没问题,心态都快炸了

看了题解才知道,原来题文中的多组测试数据 真的是有多组测试数据

但是题目的样例里只有一组,这个误导了我,其实一个~scanf就行

我来补充一下样例:

Sample Input
4
1 1
3 3
2 2
4 4
4
0 1
1 100
2 1
3 100

Sample Output
3.5000

100.0000 

AC代码:

#include <iostream>
#include <cstdio>
#include <cmath>
#include <algorithm>
#include <iomanip>
using namespace std;

//进程
class Process {
	public:
		//到达时间
		int arrive;
		//开始时间
		int start;
		//运行时间
		int run;
		//结束时间
		int finish;
};


//先进入就绪队列的先执行,后进入就绪队列的后执行
//同一时刻进入就绪队列的执行时间少的先执行
bool cmp(Process a, Process b) {

	if(a.arrive != b.arrive) {
		return a.arrive < b.arrive;
	} else {
		return a.run < b.run;
	}


}


int main() {

	int T = 0;

	//原来题目的"多组测试数据"这个意思
	//题目写对了,但是题意和样例很含糊,原来是同时有多组数据,以EOF结尾
	//所以用~scanf即while(scanf("%d",&n)!=EOF
	while(~scanf("%d",&T)) {
		Process p[T];


		for(int i = 0 ; i < T ; ++i) {
			cin>>p[i].arrive>>p[i].run;
		}

		//按照进程执行的先后排序
		sort(p,p+T,cmp);

		int current_time  = 0;
		for(int i = 0 ; i < T ; ++i) {
			if(i == 0) {
				//第一个进程到达即运行
				p[i].start = p[i].arrive;
			} else {
				//到达时间小于当前时间,即需要等待
				if(current_time > p[i].arrive) {
					p[i].start = current_time;
				}
				//不需要等待
				else {
					p[i].start = p[i].arrive;
				}
			}
			//结束时间 = 开始时间+运行时间
			p[i].finish = p[i].start + p[i].run;
			current_time = p[i].finish;
		}

		double sum = 0;
		for(int i = 0 ; i < T ; ++i) {
			//周转时间 = 结束时间 - 到达时间
			sum +=p[i].finish - p[i].arrive;
		}
		sum/=T;

		cout<<fixed<<setprecision(4)<<sum<<endl;


		//打印调试信息
//				for(int i = 0 ;  i < T ; ++i) {
//
//					cout<<i<<":"<<endl;
//					cout<<"arrive = "<<p[i].arrive<<endl;
//					cout<<"start = "<<p[i].start<<endl;
//					cout<<"finsh = "<<p[i].finish<<endl;
//					cout<<"sum = "<<p[i].finish-p[i].arrive<<endl;
//
//				}
	}
	return 0;
}


题文:

C.进程调度

Time Limit: 1000 MSMemory Limit: 65536 KB
Total Submissions: 305Accepted: 76

Description


操作系统的一个重要功能是进行进程调度,其进程调度的算法有多种,其中最简单的调度算法是先来先服务(FCFS)算法。该算法的思想是:先进入就绪队列的先执行,后进入就绪队列的后执行,同一时刻进入就绪队列的执行时间少的先执行。我们认为某一进程一旦开始执行,就一直占用处理机,直到执行结束。而一旦处理机被其它进程占用,就绪队列中的进程就必须等待。当某一进程执行结束后,队列中排在最前面的进程就会立即执行。一个进程从进入就绪队列到执行完毕所用的时间为其周转时间,即周转时间=等待时间+执行时间。现在给你若干进程到达就绪队列的时间以及每个队列的执行时间,请编程计算这些进程的平均周转时间。



Input


多组测试数据。

每组测试数据的第一行为一个正整数NN<=1000,表示要处理的进程数目。

接下来有N行,每行有两个正整数AiAi<=1000EiEi<=1000,分别表示一个进程到达就绪队列的时刻和执行该进程所需的时间。


Output


对于每组测试数据,输出平均周转时间,结果保留4位小数。
每组输出占一行。


Sample Input


4
1 1
3 3
2 2
4 4

Sample Output


3.5000

Hint


进程1等待时间为0,执行时间为1,其周转时间为0+1=1;

进程3等待时间为0,执行时间为2,其周转时间为0+2=2;

进程2等待时间为1,执行时间为3,其周转时间为1+3=4;

进程4等待时间为3,执行时间为4,其周转时间为3+4=7;

故平均周转时间=(1+2+4+7)/4=3.5000。


Source


2013 Anhui College Student Programming Contest--ahfywff


我正在编辑【verilog】代码,遇到了 【DRC MDRV-11 Multiple Driver Nets: Net «consto> has multiple drivers: inst1 _wr_tinst1 _rt write_bram/U0/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid. cstr/ramloop[1].ram.riprim noinit ram/DEVICE_ 7SERIES NO _BMM _INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOADO(0]. inst1 _wr_It/inst1_t write bram/U0/inst blk_mem gen/gnbram.gnativebmg.native_ blk_mem _genvalid.cstr/ramloop{O].ram.r/prim_noinit ram/DEVICE 7SERIES.NO_EMM _INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOADO(11 inst1_wr_inst1_It write_bram/U0/inst blk_mem gen/gnbram.gnativebmg.native_blk mem gen/valid. cstr/ramloop[1].ram.r/prim _noinit ram/DEVICE_/SERIES NO_EMM _INFO.TRUE_DP. SIMPLE_PRIM36.ram/DOADO/1. inst1 _wr_Itinst1_it write bram/U0/inst blk _mem gen/gnbram.gnativebmg.native_ bIk_mem_genvalid.cstr/ramloopfO].ram.r/prim_noinit.ram/DEVICE_/SERIES.NO_EMM_INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOADO(2). inst1 _wr_It/inst1 rt write bram/U0/inst blk_mem _gen/gnbram.gnativebmg.native_ bik_mem genvalid.cstr/ramloop[1].ram.r/prim _noinit ram/DEVICE_7SERIESNO_EMM INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOADOIZI. inst1_wr_rinst1_t write_bram/U0/inst _blk_mem gen/gnbram.gnativebmg.native_blk _mem gen~valid.cstr/ramloop[OJ.ram.r/prim_noinit.ram/DEVICE_7SERIES.NO BMM _INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOAD0(3). inst1_wr_inst1_It write_ bram/U0/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[1].ram.r/prim_noinitram/DEVICE_7SERIES.NO_BMM_INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOADO(3). inst1 _wr_inst1 it write_bram/U0/inst_blk_mem gen/gnbram.gnativebmg.native _blk_mem genvalid. cstr/ramloop{O].ram.r/prim_.noinitram/DEVICE_ 7SERIES.NO_BMM INFO.TRUE_DP.SIMPLE_ PRIM36.ram/DOADO(47. inst1 _wr_inst1_rt write bram/U0/inst bik_mem gen/gnbram.gnativebmg.native_blk_mem genvalid cstr/ramloopf1). ram.r/prim noinit.ram/DEVICE 7SERIES.NO_ EMM INFO.TRUE DP.SIMPLE PRIM36.ramDOADOHI inst1 wr_Itinst1 it write bram/U0/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_genvalid.cstr/ramloop/Oj.ram.r/prim_noinitram/DEVICE_7SERIES.NO_EMM_INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOAD0(5]. inst1 _wr Minst1 It write _bram/UO/inst_blk_mem_gen/gnbram.gnativebmg.native_bIk_memgenvalid.cstriramloop/1].ram.r/prim_noinitram/DEVICE_7SERIESNO_EMM_INFO.TRUE_DP.SIMPLE_PRIM36.ram/DOAD0(5]. An-tM NrHhnEtA Rrita hramnininat Hiklmam noninnhram anativ/ahma native hik mam nontalid retriramionnihtram rinrim InninitraminEVInE 7CERIECNA RUM INEA TRIIE} ,请帮我检查并改正错误点。我的原始代码如下
最新发布
03-28
<think>好的,我现在需要帮助用户解决Verilog代码中的DRC MDRV-11错误,也就是多个驱动器驱动同一个网络的问。首先,我需要理解用户提供的错误信息。从错误信息来看,多个实例驱动了同一个网络“consto”,具体涉及到不同的ramloop索引,比如ramloop[0]、ramloop[1]等,以及不同的DOADO端口位,如DOADO(0)、DOADO(1)等。 接下来,我需要分析用户提供的原始代码,但用户可能还没有给出代码。不过,根据常见的Verilog设计错误,这种情况通常发生在多个驱动程序同时写入同一个信号或存储器端口。特别是在使用双端口块存储器(True Dual Port RAM)时,如果两个端口同时写入同一个地址,可能会导致多驱动问。 首先,我应该检查是否在代码的不同部分错误地实例化了多个块存储器(Block RAM)并连接到同一个输出信号。例如,可能在不同的always块或模块实例中,多个驱动器被连接到同一个输出端口,导致冲突。 另一个可能的原因是地址生成逻辑有问。如果两个端口的地址信号在某种情况下重叠,导致同一时间两个端口都试图写入同一个存储位置,这也会触发多驱动错误。需要检查地址生成逻辑,确保两个端口的地址不会同时指向同一个位置。 此外,还要检查是否在组合逻辑中错误地赋值了同一个信号,比如在多个always块中对同一个寄存器变量进行赋值,或者在实例化模块时多次连接到同一个输出网络。 如果用户使用的是Xilinx的Block Memory Generator,需要确认配置是否正确,特别是是否设置为True Dual Port模式,并且每个端口有独立的控制信号。同时,检查是否有意外的端口连接,例如将两个端口的写使能同时激活,并且地址相同。 可能的解决步骤包括: 1. 检查所有实例化的存储器模块,确保每个输出信号只有一个驱动器。 2. 确认地址生成逻辑,避免两个端口同时写入同一地址。 3. 检查写使能信号,确保不会同时激活多个写操作到同一位置。 4. 如果使用多个块存储器实例,确保它们的输出通过适当的逻辑(如多路复用器)进行选择,而不是直接连接到同一网络。 最后,建议用户分享相关代码片段,特别是涉及块存储器实例化和连接的部分,以便更具体地定位问并提供修正建议。</think>根据您提供的错误信息,这是一个典型的Verilog多驱动问(Multiple Driver Nets)。以下是逐步分析和解决方案: ============================ 【问定位】 1. 错误类型:DRC MDRV-11 2. 错误网络:`consto` 3. 根本原因:同一个信号被多个驱动源同时驱动 4. 关键线索:错误路径中反复出现`ramloop[0]/ramloop[1]`和`DOADO`端口,表明与双端口块存储器的连接冲突有关 ============================ 【常见错误场景】 1. 多实例冲突: - 不同存储器实例的`DOADO`输出直接连接到同一网络 - 例如同时使用`ramloop[0]`和`ramloop[1]`的输出到同一信号 2. 控制信号错误: ```verilog // 错误示例:两个always块驱动同一信号 always @(posedge clk) begin if (wea) dout <= ram[addr]; end always @(posedge clk) begin if (web) dout <= ram[addr]; // 冲突! end ``` 3. 存储器配置错误: - 使用Xilinx Block Memory Generator时: - ▢ True Dual Port模式未正确配置独立端口 - ▢ 两个端口的输出缓冲区未隔离 ============================ 【解决方案】 1. 隔离输出端口: ```verilog // 正确示例:使用独立输出寄存器 reg [31:0] dout_a, dout_b; always @(posedge clk) begin if (wea) dout_a <= ram[addra]; if (web) dout_b <= ram[addrb]; // 独立寄存器 end assign final_out = sel ? dout_a : dout_b; // 添加选择逻辑 ``` 2. 检查存储器实例化: ```verilog // 确保每个实例有独立输出 blk_mem_gen_0 ram0 ( .clka(clk), .addra(addra), .douta(dout0), // 独立输出信号 //... ); blk_mem_gen_1 ram1 ( .clka(clk), .addra(addra), .douta(dout1), // 独立输出信号 //... ); ``` 3. 关键配置检查: - 在Vivado Block Memory Generator中: - ✓ Port A Options → Enable Port A Output Registers - ✓ Port B Options → Enable Port B Output Registers - ✓ 勾选"Use Output Register"选项 ============================ 【验证步骤】 1. 运行`report_drc -ruledeck {MDRV-11}` 2. 使用网表查看器定位`consto`网络: - 右键选择"Mark Debug" - 在ILA中添加调试探针 3. 检查综合后的网表: - 确认每个DOADO端口只连接到一个负载 - 验证地址生成逻辑无重叠 建议提供具体涉及存储器读写的代码片段,我可以进一步帮助检查信号连接关系。该错误通常需要通过输出缓冲寄存器和地址隔离机制来解决。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值