[Logisim 头歌实践教学平台]重定向流水线(EX段分支2298版本) MIPS流水CPU设计---HUST（计算机组成原理课程设计）

原创

已于 2024-08-27 17:43:42 修改 · 2.9k 阅读

38 ·

CC 4.0 BY-SA版权

文章标签：

#单片机 #嵌入式硬件

于 2024-06-24 12:45:18 首次发布

点击此处获取源代码（一码通关）cpu24.circ

本代码为原创首发，创作不易，谢谢支持！

下载链接https://afdian.com/a/fries

实验成品电路图

MIPS流水CPU设计所有实验见该博客：

实验目的

了解数据重定向的实现机制，了解Load-USE的处理方法。

实验内容

修改气泡流水线，将数据相关处理方式改成数据重定向，注意所有指令都在EX段执行，包括分支指令。

构建重定向通路
构建重定向逻辑---生成多路选择器选择控制信号
构建Load-Use检测器
在ID段增加Load-Use插入气泡逻辑
测试联调

电路框架

cpu24.circ 理想流水线子电路

注意：可以整体平移引脚框到电路任何位置，但由于电路封装与引脚位置和顺序有关系，所以框内引脚一律不许增删改，哪怕是移动位置调整顺序，改变引脚朝向，也不要在电路中增加额外的引脚，否则测试系统无法测试。

电路引脚

信号	位宽	功能描述
IF.PC	32	IF阶段PC值
ID.PC	32	ID阶段PC值
EX.PC	32	EX阶段PC值
MEM.PC

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

我想明天去码头整点薯条

关注关注

51
点赞
踩
38

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

定长指令周期---时序发生器FSM设计

好好学习，天天向上

06-21

3548

定长指令周期---时序发生器FSM设计

MIPS流水CPU设计-HUST 《计算机组成原理》（头歌实验答案）

12-05

里面所有关卡的答案都有

参与评论您还未登录，请先登录后发表或查看评论

华中科技大学计算机组成原理头歌实验教学平台MIPS CPU设计（HUST）

03-23

第1关（单周期MIPS CPU设计）到第五关（多周期MIPS硬布线控制器CPU设计（排序程序））的txt源码都有。把后缀名改为.circ就可以查看logisim的电路图。仅供学习参考，请勿抄袭

华中科技大学mips cpu源代码文件

12-21

本资源是华中科技大学mips cpu源代码文件，有兴趣的可以下载学习使用，也可以下载着去学习了解，当然也是可以直接的使用的可以通过所有关guan

[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST

That_Day_的博客

06-17

2014

[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST

[计算机组成原理课程设计]MIPS流水CPU设计---HUST（Logisim 头歌实践教学平台）理想流水线 气泡流水线 重定向流水线(ID段分支2103版本)(EX段分支2298版本)

That_Day_的博客

06-17

4554

理想流水线 气泡流水线设计(EX段分支3624版本) 重定向流水线(EX段分支2298版本) 重定向流水线设计(ID段分支2103版本)

[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本) MIPS流水CPU设计---HUST（计算机组成原理课程设计）

That_Day_的博客

06-18

3090

了解数据重定向的实现机制，了解Load-USE的处理方法。修改气泡流水线，将数据相关处理方式改成数据重定向，除分支指令在ID段执行外所有指令都在EX段执行。构建重定向通路构建重定向逻辑---生成多路选择器选择控制信号构建Load-Use检测器，注意ID段分支Load-USE情况比EX段执行分支多了一种情况，ID段可以与EX段，MEM段分别发生LOAD-USE冲突，都不能通过重定向技术解决，前者需要插入两次气泡，后者一次。

[Logisim 头歌实践教学平台]MIPS流水CPU设计---HUST 理想流水线 气泡流水线 重定向流水线(ID段分支2103版本)(EX段分支2298版本)（计算机组成原理课程设计）

That_Day_的博客

06-18

2942

书本上和mooc的课程不完全一致，在完成ID分支的重定向流水线（第五关）时，以mooc课程为主，即可以从EX段就将ALUResult重定向到ID段（mooc给出的理由是：由于ALU的时延比数据存储器低，故不会太影响整体的时钟频率），书本上说。这里给大家推荐一个工具，可以把截图贴在屏幕上置顶（在所有窗口之前）重定向流水线ID分支P273（这部分的内容以课程为主）（仅根据实验数据得出，书上的话有一定道理）读懂调试错误在哪（用气泡流水线举例）如有相关问题可以联系，后台私信即可。以上报错，错误应发生在第几位？

MIPS流水CPU设计---HUST

最新发布

12-30

- **重定向流水线 (EX段分支2298版本) 和 (ID段分支2103版本) (第4、5关)**：这些改进措施旨在解决由于条件转移带来的控制冒险问题。通过预测机制提前判断跳转方向，并相应调整取指地址；一旦发现误判，则需回滚至...

华中科技大学计算机硬件系统,HUST-CHSD: The simulation experiment of CHSD(Computer Hardware System Design), based o...

weixin_29103027的博客

07-20

2305

HUST-CHSD华中科技大学计算机硬件系统设计仿真实验的实验总结，该实验基于仿真软件Logisim与在线实践测评平台Educoder。The simulation experiment of CHSD(Computer Hardware System Design), based on Logisim and Educoder, via HUST(Huazhong University of S...

MIPS CPU设计(HUST)

07-01

全部能用

头歌实践教学平台 MIPS流水CPU设计---HUST

05-14

本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。第1关：单周期CPU(24条指令).txt 第2关：理想流水线设计.txt 第3关：气泡流水线设计(EX段分支3624版本).txt 第4关：重定向流水线(EX段分支2298版本).txt 第7关：单周期MIPS+单级中断.txt 第9关：多级嵌套中断(EPC内存堆栈保存).txt （其余关卡还在持续更新当中……）

【Logisim】MIPS CPU设计、理想指令流水线设计

07-16

1、了解单周期MIPS CPU架构，为程序设计控制器。 2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。华中科技大学《计算机硬件系统设计》

MIPS流水线CPU设计（武汉大学计算机学院专用）

06-22

本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。

头歌educoder教学实践平台计算机组成原理MIPS CPU设计（HUST).zip

07-12

头歌educoder教学实践平台计算机组成原理MIPS CPU设计（HUST),第1关到第5关，源代码txt格式打开。第1关单周期MIPS CPU设计第2关微程序地址转移逻辑设计第3关 MIPS微程序CPU设计第4关硬布线控制器状态机设计第5关多周期MIPS硬布线控制器CPU设计（排序程序）

【Quark RISC-V】流水线CPU设计（2）理想流水线

悟已往之不谏知来者之可追

08-13

1710

【Quark RISC-V】流水线CPU设计（2）理想流水线

流水线设计

ahr7882的博客

12-03

1170

20世纪80年代，流水线技术成为RISC处理器设计方法中最基本的技术之一，RISC的设计多以高流水为目标设计。而后流水线技术也被应用到CISC处理器在流水线的发展史上主要有两种流水线，算术流水线和指令流水线。首先通过算术流水线的例子，介绍流水线理想假设。 流水线意味着将系统分割为许多段，段与段之间增加合适的缓冲，这样每隔D/K个时间单位就可以启动新的任务，而不是...