硬件架构“变天”了,不能只见树木不见森林

《Agent实战FPGA+MCP+skill》课时2.8|Testbench 零基础全自动生成 本课聚焦Testbench零基础自动生成,系统讲解行为级、门级与时序级仿真差异,构建包含时钟复位生成、激励驱动、监测控制的标准Testbench结构。通过$display、$monitor、$finish实现检查点判定,确立仿真作为AI代码验证的“裁判”地位。结合tb-flow技能闭环,实现从DUT到全覆盖仿真的自动化流程,确保复位、边界、抑制等关键场景均被验证,为FPGA工程提供可信赖的验证基石。 阅读详情

“数据觉醒新时代”是2022中国数据存储峰会的主题,主要聚焦在基于数据业务的创新。但让人眼前一亮的是在当天主论坛演讲中,英特尔架构师团队总监高丰提出:“与数据创新相比,信息体系架构要发生的巨大变化更值得关注。”这个架构变化,不但影响计算侧,也会影响数据存储侧、网络通信侧,忽略了这个变化,无疑是只见树木不见森林。

a2e61fbea8a365e5a23472771b8c9d13.png

都说科技是第一生产力,因此业务应用创新也和信息技术的突破及应用息息相关,就像同一硬币的两面,体系架构的演变,伴随着新的技术突破与用户数据业务创新齐头并进。

谈到英特尔体系架构的突破变化,“XPU”是高丰在演讲中多次使用的高亮关键词。

这里的XPU其实也好理解,业内常用“异构计算”来表达。

318d22e778d95eb58eb6ebd0bc48a722.png

我们对英特尔的CPU印象深刻,但可能对Agilex、Habana、eASIC、IPU、Xe相对缺乏了解。

“这些都是面向行业应用场景定制的方案,涉及FPGA、AI以及各种硬件加速或卸载的解决方案。”高丰解释说。

对于一些协议的处理,相比单纯使用CPU的方案,IPU方案更加高效,对于业务而言,意味着宝贵CPU计算资源的节省。因此,从存储协议到安全、加密/解密,IPU的应用非常流行。

b08d33cbc25202ceff254f14b60ab1c7.png

如今的市场格局已经从CPU的一枝独秀,演绎为CPU、GPU、DPU的群英会,这种硬件体系架构“变天”,其实业内人士早已感同身受了,作为信息产业的领导厂商,英特尔布局XPU战略其实并不意外。

据披露,英特尔会在明年1月11发布第四代英特尔®至强®可扩展处理器,并称其是至强产品家族标志性的产品,其独特之处一是体现在处理器内部集成了加速器,用于数据压缩、AI等场景的加速,其性能远非基于PCIe的卸载方案可可比;另外,新的处理器将提供PCIe 5.0和DDR5的支持,IO带宽实现了翻番。同时更加突出的变化还是CXL新一代互联开放标准,这将是引领行业技术演进的力量。

6d1c31a47a305a1c121f34a1fdda916e.png

CXL也是体系架构“变天”力量源泉,相比于硬件体系架构XPU,CXL带来的变化和冲击会更加深远,如果还没有意识到这种变化的来袭,则更是一种只见树木不见森林。

那么CXL最大的变化和优势是什么呢?

近些年来内存(DRAM)变化已经跟不上数据量增长的变化。内存的IO带宽瓶颈严重拖累了数据处理需求。与外部数据存储相比,内存IO带宽瓶颈已经冲击到冯诺依曼体系架构。

基于此背景,CXL的突破影响巨大。

8d476dcd7034b4f564e25f4ad4a257d9.png

图中绿色的部分是CXL带来的最突出变化。如果说XPU可以使用标准内存语意来操作内存板,替代基于PCIe DMA的操作。相比,CXL则解决了内存DRAM池化的难题,为XPU提供更大内存容量、带宽。

69429c735b01e784c9e9d381036e097d.png

CXL有三种使用模式:类似解决智能NIC使用的CXL.io协议、CXL.cache使得主机处理器缓存、内存在本地可供GPU、ASIC和FPGA加速器使用,以及这些异构处理器所配备的DDR或HBM内存的缓存一致性问题,提升异构工作负载的效率;CXL.io和CXL.memory协议则用于内存扩展,连接到CXL总线的缓冲区可用于实现DRAM容量扩展、增加内存带宽或添加持久内存,而不会损失DRAM插槽。

“CXL会推动更多的创新。”高丰说。

774814f09798f65baafb3a37ae5658ac.png

高丰表示:以前的思路是从存储把数据搬运到CPU主内存,部分数据下压到存储侧;但现在的思路是通过CXL去链接控制指令,更加灵活。

e34f8bb993697cf1e64f37893422e417.png

CXL有着清晰的发展路线图。

高丰指出:“XPU、CXL也好,这些架构变化的核心就是解耦,解耦以后,让开发者更关注自己的业务创新,开发者可以动态组合各种硬件资源,而不是面对一些固定好的设备。”

在新的架构中,硬件资源可以动态的调整,这会给应用带来巨大的帮助!

山雨欲来风满楼,如今,风就要来了,您已经做好准备了吗?

adfac1fab07ee61994ffe6f009822171.png

 点击阅读原文 ,了解更多

《Agent实战FPGA+MCP+skill》课时2.7|CDC 跨时钟域处理 本课系统讲解FPGA跨时钟域(CDC)设计,涵盖时钟管理(MMCM/PLL)、亚稳态成因与规避、两级同步器与脉冲同步电路设计、异步FIFO格雷码指针机制及CDC审查红线。通过Clock Wizard配置时钟、构建两级同步器防抖、实现快转慢脉冲同步,并结合cdc_audit工作流完成从建工程、双时钟仿真到ILA验证的完整闭环,掌握CDC设计核心技能与工程实践规范。 阅读详情

相关推荐

伺服电机入门01

编码器输出 旋转信号 , 接收端: 使用ADC 捕捉旋转信号 ,转成数字信号,驱动器得到数字处理, 因为信号量是模拟信号, mcu mpu 等芯片通常内部处理是数字,通过adc 得到数字cpu 才能识别 传输过来的pos 等信息。IPM 芯片示例, IRAM256A 这个芯片已经停产,有换新的,,下面示例来自stmbl 高功率方案,4 步进电机 有全步控制,半步控制 ,微步控制,FOC控制,步进电机也是可以做伺服系统的。以下面几种信号是可以细分,也就是通过细分增加编码器的分辨率,

qq_25160559的博客 969

FPGA 与机器人:从硬件架构到实时控制系统的完整技术解析

机器人系统对实时性、并行处理与低功耗要求严苛,传统CPU/GPU架构在硬实时控制、多传感器同步、确定性通信等场景面临时延不可控、调度抖动等问题。FPGA凭借硬件级确定性、高并行性与低延迟特性,成为解决上述困境的关键技术。其可编程逻辑实现精准时序控制,支持高速信号处理与协议加速,广泛应用于电机驱动、传感器融合、实时通信及视觉预处理等核心环节。本文系统阐述FPGA在机器人中的应用价值、基础架构、开发流程与选型策略,为软硬件协同设计提供实践指导。

weixin_49780322的博客 553

AUTOSAR系统服务篇 - BswM的使用

本文档是对4.0.3版及更高版本的AUTOSAR模式管理应用的介绍。其主要目的是为AUTOSAR的用户和开发人员提供基于示例的AUTOSAR模式管理不同方面的详细概述,这些示例在文中进行了解释。本文中的代码清单共同构成了示例ECU的配置。第2章解释了基础的模式管理概念,例如一般的模式、如何实现模式切换、模式管理者和模式用户的角色等。其次介绍了应用模式管理和基础软件模式管理的依赖关系,两者密切相关。基础软件模式管理器是AUTOSAR R4.0中的中央模式管理模块。它具有很高的可配置性。

IOT2017的博客 846

【Hive实战】HiveMetaStoreClient 中 metastore 连接泄漏问题分析

HiveServer2 中因线程池复用导致 HiveMetaStoreClient 连接泄漏:当查询执行中 Hive.get() 因配置不兼容创建临时 Hive 时,会替换 ThreadLocal 中的 Hive 并新建 HMS 连接;但后续 finally 块未调用 closeCurrent(),导致连接残留。修复方案为:通过配置判断替代连接创建,新增对非会话归属临时 Hive 的探测与清理,在后台线程和会话释放时统一关闭连接,确保连接被正确释放。

有问题的请私信或关注v【技术印记】留言 482

18、地下矿山中人工智能在区分真实微震事件与噪声信号的应用

本文提出一种基于遗传编程(GP)的新型经验模型,用于地下矿山中真实微震事件与噪声信号(特别是爆破信号)的自动区分。针对传统方法和常见机器学习算法存在的黑箱问题、过拟合及准确性不足等局限,GP模型通过符号回归和进化机制生成可解释的数学表达式,具备自动特征选择能力,有效提升了分类准确率。研究使用包含100个样本的真实数据库,结合敏感性分析优化模型参数,并与线性判别分析(LDA)进行对比,结果表明GP模型在分类性能上更具优势。该模型可应用于实时微震监测系统,提高矿山安全生产水平,降低误判带来的成本开销,具有良好的

assembly8low的博客 94

Arcgis加载在线地图(内涵各种在线地图)

这三个在线地图是最常用的在线地图,其他几个类型的在线地图请自行查看。,加载出在线图层说明连接成功,点击。1、首先打开Arcgis,找到。

爱吃雪糕的小布丁的博客 1万+

lightmem记忆系统实战存取.小浣熊一句话:从lightmem记忆中,取出FreeBSD linux仿真环境安装启动workbuddy的信息,整理成文档

经全量枚举lightmem中130条相关记忆,未发现“在FreeBSD Linux仿真环境中安装启动WorkBuddy”的完整记录。仅8条提及workbuddy,均为无关内容(如接入MCP、用户名同名等)。真实安装启动过程依赖本机实测证据:apt安装deb包、chroot内运行二进制、显式传递Xcookie与环境变量、私有D-Bus+fcitx5输入法链路等。关键差异包括进程现场含WB_SANDBOX_BACKEND=bwrap,脚本版本滞后;宿主侧启动器路径需手动维护。文档已按【记忆】【实测】【文档】分层

skywalk8163的专栏 294

lammps案例:扭转

扭转有两种方式,一是固定一端旋转另外一端,二是两端沿相反的方向旋转。案例为两侧旋转方式,扭转后的效果如图所示。

lammps_jiayou的博客 1199

四方电气 DL300 矢量控制变频器:雕铣机主轴驱动算法与硬件架构解析

【摘要】雕铣机主轴对变频器的低速力矩、高速稳速、高频输出、柜内安装适应性都有严苛要求。四方电气 DL300 系列是面向主轴传动场景开发的开环矢量变频器,兼容 V/F 控制、开环矢量控制,可驱动异步电机与永磁同步电机。本文从控制算法、硬件平台、保护监控、系统方案等维度梳理其技术架构,供机床电控、雕铣设备配套工程师参考。

yangzhou0的博客 212

题解:洛谷 P14357 [CSP-J 2025] 拼数

等知名刷题平台精心挑选而来,并结合各平台提供的算法标签和难度等级进行了系统分类。题目涵盖了从基础到进阶的多种算法和数据结构,旨在为不同阶段的编程学习者提供一条清晰、平稳的学习提升路径。小 R 想知道,在他所有能拼成的正整数中,最大的是多少。你需要帮助小 R 求出他能拼成的正整数的最大值。小 X 给了小 R 一个字符串。输出一行一个正整数,表示小 R 能拼成的正整数的最大值。中的任意多个数字,按任意顺序拼成一个正整数。,表示小 X 给小 R 的字符串。#普及-# #其他排序#洛谷:[P14357。

团爸讲算法 1394

2025华为od机试真题B卷【字符串计数匹配】Java&Go 实现

给你一个字符串str和整数k,返回满足以下条件的所有子字符串个数: 1.恰好包含k个字母。 2.数字0-9各出现至少一次。

MISAYAONE的博客 637

FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个

FPGA与ASIC是数字芯片的两条根本路线:FPGA用可编程的LUT、触发器与布线网络在制造后还能改硬件,ASIC用标准单元把电路一次固化在硅上。本文讲清两者的内部结构、性能与功耗差距、NRE与单颗成本的交叉点,以及原型、小批量与大规模量产各自该选哪个,并回答GPU和CPU算不算ASIC这个常见问题。

sindwe的博客 335

PoP(Package on Package)封装技术探讨

PoP(Package on Package)封装技术摘要 PoP是一种3D封装技术,通过垂直堆叠已完成封装的器件(如SoC+DRAM)实现高密度集成,典型应用于智能手机等空间受限场景。其核心优势包括:节省主板面积(垂直堆叠)、优化高速信号完整性(短互连路径)、提升供应链灵活性(独立测试与选型)。PoP结构分为底封装(通常为Flip-Chip BGA的SoC)和顶封装(如FBGA存储芯片),通过焊球阵列互连,一次回流焊完成组装。

sinat_15150363的博客 365

FPGA学习(一)——LED点灯与开发流程

本文介绍了FPGA的基本概念及其在数字信号处理、通信、工业控制等领域的应用优势,强调其灵活性、并行性和集成性,同时指出其设计复杂度高、功耗较大等局限。随后以LED点灯为例,详细演示了基于Vivado的FPGA开发流程:创建工程、配置引脚约束、生成比特流文件,并通过仿真验证设计。重点展示了如何添加调试探针、连接硬件并实时观察信号,为初学者提供了完整的FPGA入门实践指南。

weixin_55136196的博客 84

假人有限元模型

假人模型,车辆碰撞假人有限元模型,适合做乘员安全的研究者利用

文档:亲测可用解决vnc灰屏,黑屏,鼠标大黑叉情况

主要解决vnc-viewer灰屏,黑屏,鼠标大黑叉等现象,详细见文档。

FPGA 帧长监视器:背压时不计数,过长时不回绕

用 SystemVerilog 构建被动帧长监视器,只统计 valid 与 ready 同时有效的传输,在接受 last 时报告短帧、正常帧或长帧。计数饱和避免超长回绕,附完整 RTL、测试台与复现脚本,并给出原生 XSim 及独立复核结果。

hxy_programmer的博客 443

怀旧版电脑GBC模拟器

再现原版GBC掌机的界面,电脑运行连游戏界面都一样大小,很怀旧,很真实,(英文版)强烈推荐,很小的文件,很难才找到的。

FPGA 16 位 LFSR:先固定移位约定,再用 XSim 验证周期与暂停

固定一种 16 位右移 Galois LFSR,明确反馈掩码、种子、同步复位、装载与使能优先级。用原生 Vivado XSim 检查三种种子的 65535 状态周期、暂停和采样时刻,并通过独立测试台与故障变体验证。

hxy_programmer的博客 165

硬件选型笔记:HDMI 转 LVDS/TTL 接收方案 GSV1015S@ACP 评估

本篇记录 GSV1015S HDMI 转 LVDS/TTL 接收芯片规格与工程踩坑点,适合工控屏、医疗显示、FPGA 图像采集项目前期方案评估,重点关注封装便利性、缩放与时序、HDCP 版本带来的兼容性边界。

ACP广源盛的博客 175

产业趋势:计算存储

下面把 Samsung SmartSSD、ScaleFlux、Pliops、Eideticom​ 放在「计算存储 / 数据存储加速」同一坐标系里做技术跟踪与对比。四家都解决“数据别再搬来搬去”,但产品形态、可编程性、目标工作负载、商业化路径完全不同。厂商产品形态是否自带 NAND核心定位关键价值Samsung SmartSSD计算存储盘 CSD是FPGA/ACAP + SSD 同封装把用户算法推到数据旁,通用加速ScaleFlux计算存储盘 CSD是ASIC 存储处理器 + 透明压缩不改应用,提 IOPS

baidu_38316985的博客 176

LabVIEW CompactRIO 凭什么比工控机稳(系列 01/05)

CompactRIO以实时处理器、FPGA与C系列I/O模块的三层架构,实现确定性、高速与灵活性的统一。实时系统确保任务准时完成,抖动极小;FPGA绕过总线,实现微秒级响应与自定义逻辑;可互换模块直接对接工业信号,简化接线。三者分工明确:FPGA“快而小”,实时处理器“算得多”,主机“给人看”。适用于高可靠性控制场景,如大型对撞机、发动机仿真等。理解此架构是后续编程与系统设计的基础。

bjcyck的博客 658

FPGA数据采集接口选型终极指南

本文针对FPGA高速数据采集系统中的通信接口选型问题,分析了USB、以太网与PCIe三类接口的适用场景与技术要点。重点推荐采用集成UDP硬核协议栈的以太网方案,实现低资源占用、高吞吐稳定性和快速开发;结合时序控制、FIFO缓存与硬件加速,确保数据可靠传输。提出“数据率—部署形态—延迟敏感度”三步选型法,指导工程落地,最终构建高效、稳定的采集系统。

weixin_46897017的博客 477

NI PXIe‑5820 PXIe-5860 PXIe-5841基带 PXI 矢量信号收发仪

NI PXIe-5820是2槽PXIe基带矢量信号收发仪,支持DC~500MHz、1GHz瞬时I/Q带宽,集成FPGA实现实时信号处理、DPD、ET及自定义算法。适用于5G/WiFi6/7、UWB基带芯片验证、功放DPD测试、MIMO基带阵列与通信原型开发。通过差分I/Q接口直连射频前端,需外接上变频模块生成射频信号。具备高带宽、低延迟、多模块同步优势,搭配RFmx与LabVIEW/Python实现自动化测试与开发,是基带IC实验室与产线测试的理想平台。

QH13929231880的博客 378

动手第一课:用 Verilog 写计数器并跑通仿真

前面几篇都在讲“地图”和“约束”,这一篇开始动手。目标很具体:用 Verilog 写一个可综合的计数器,写一个 testbench 验证它,跑仿真、看波形,最后用一个 Makefile 把整个流程串起来。这条链路是芯片设计中最小的可运行闭环,也是后续所有复杂设计的骨架。工具选择上,本文使用:Icarus Verilog(仿真)+ GTKWave(波形)+ Yosys(综合)。选择开源工具不是因为商业工具不好,而是因为它们。

oscar999的专栏 191

FPGA学习(二)——LED闪烁

本文介绍了Verilog中的组合逻辑与时序逻辑应用,重点实现LED闪烁实验。通过三级分频(50MHz→1MHz→1kHz→1Hz)生成不同频率信号,控制LED以1Hz频率闪烁,并对比了两种设计方案:方案一采用多级时钟分频,方案二统一在50MHz时钟域内,通过26位计数器直接生成1Hz使能信号,简化时序设计、减少资源占用。仿真验证了各阶段波形正确性,确保系统稳定工作。

weixin_55136196的博客 151

FPGA基于ADV7182解码PAL视频,Video Processing Subsystem去隔行,提供6套工程源码和技术支持

FPGA基于ADV7182解码PAL视频,Video Processing Subsystem去隔行,提供6套工程源码和技术支持

qq_41667729的博客 266

数字图像时域滤波或者3D降噪算法FPGA实现

2.在 xc7z035ffg900-2 上建立 Vivado HLS 工程,完成 C 仿真、C 综合,C/RTL 联合仿真。时域递归(Kalman 式)加权平均 + 空域双边混合**是实时视频降噪的主流结构。1.输入图像1920x1080_rgb图像,在rgb域进行3D降噪。2.水平,垂直,斜线30度运动物体,斜线45度运动物体,毫无拖影。四、本3D降噪算法的亮点。三、c/rtl仿真结果。1.降噪效果相当的好。

dong6016的博客 207

低偏斜 LVCMOS 时钟扇出芯片 5PB1106PGGI8 深度解析|FPGA 多路时钟分发方案

本文详述瑞萨5PB1106PGGI8 1:6 LVCMOS时钟缓冲器在高速数字系统中的应用,重点解析其超低偏斜(典型35ps)、极低附加抖动(<50fs RMS)及同步无毛刺使能特性。结合参数、原理、典型电路与PCB布局规范,强调电源去耦、走线等长、地平面完整等关键设计要点,针对实测常见问题如抖动大、采样不同步、毛刺等提出排查方案,并给出选型替代建议,适用于FPGA、多通道ADC、工业通信等高精度时序场景。

2603_96673829的博客 235
上一篇: 抢抓东数西算落地:英特尔聚焦计算与能耗有效性,全面优化数据中心资源配置...
下一篇: 双十二|Solidigm官方店铺 惊喜大放送 福利享不停
大话存储
博客等级 码龄9年 568粉丝 148原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值