- 博客(5)
- 收藏
- 关注
RSS订阅原创 XLS Accelerated HW Synthesis(加速硬件综合)
XLS实现了一个HLS工具链，它可以从灵活的高级功能描述生成可合成的设计(Verilog和SystemVerilog)。它使用Apache 2授权。XLS旨在成为摩尔定律失效的时代的SDK。在这个特殊的时代，软硬件工程师必须打破他们的领域边界，理解彼此的模型并且分享自己的工具和思想。XLS试图利用自动化、软件工程师和机器周期来加速整个过程。XLS使硬件IP的快速开发成为可能，并通过“软件风格”的方法作为高效的主机软件运行。
2024-12-05 20:44:02
236
原创 Vitis AIE （矩阵矢量乘法）---初步理解AIE内核配置
本文主要记录自己学习aie（AI Engine）的过程，仅供参考任一内核的运行时比率均可使用如下公式来计算：运行时比率 = (内核运行一轮的周期数)/(周期预算)周期预算是每个内核耗用来自其输入的数据（处理速率受限的输入数据串流时）或者在其输出上生成数据块（处理速率受限的输出数据串流时）所耗用的指令周期数。它按如下公式来定义：周期预算 = 块大小 * (AI 引擎时钟频率/采样频率)
2024-12-05 20:42:22
1137
原创 希尔排序个人理解
1、基本思想是先将整个待排元素序列分割成若干个子序列（由相隔某个“增量dk”的元素组成的）分别进行直接插入排序，（是将相距dk的几个（>=2）元素作为一组，进行组内直接插入排序）然后缩减增量再进行排序，待整个序列中的元素基本有序，此时dk减至1，再对全体元素进行一次直接插入排序。希尔排序是基于直接插入排序的一种排序，实质就是分组插入排序，该方法又称递减增量排序算法，因DL．Shell于1959年提出而得名。③ 取第二个增量d2小于d1重复上述的分组和排序，直至所取的增量dt=1(dt小于dt-l小于…
2023-06-08 19:39:40
88
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人