XLS Accelerated HW Synthesis(加速硬件综合)

1.什么是XLS

        XLS实现了一个HLS工具链，它可以从灵活的高级功能描述生成可合成的设计(Verilog和SystemVerilog)。它使用Apache 2授权。XLS旨在成为摩尔定律失效的时代的SDK。在这个特殊的时代，软硬件工程师必须打破他们的领域边界，理解彼此的模型并且分享自己的工具和思想。XLS试图利用自动化、软件工程师和机器周期来加速整个过程。

        XLS使硬件IP的快速开发成为可能，并通过“软件风格”的方法作为高效的主机软件运行。XLS设计以本地速度运行，以便在主机软件或模拟器中使用，但该设计也可以生成硬件块输出——XLS工具的正确性确保(并提供工具来帮助正式验证)它们在功能上是相同的。

        XLS同时支持(可选的)具有纯I/O接口的pipeline函数和并发进程(或procs)。Procs是有状态的，允许随着时间的推移进行归纳，并包含更通用的通信接口。