基于FPGA的维特比译码verilog实现,开发平台为Quartusii18.0

最新推荐文章于 2023-09-20 04:18:16 发布

Simuworld

最新推荐文章于 2023-09-20 04:18:16 发布

阅读量409

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA/Verilog开发案例文章标签： matlab 维特比译码 verilog

本文链接：https://blog.youkuaiyun.com/Simuworld/article/details/129134995

FPGA/Verilog开发案例专栏收录该内容

17 篇文章 ¥39.90 ¥99.00

订阅专栏

本文介绍了基于FPGA的维特比译码器Verilog实现，通过QuartusII18.0进行仿真。讨论了卷积码和Viterbi算法原理，强调了FPGA在译码器设计中的优势。提供了Verilog源码，并对比了软判决和硬判决译码的性能差异。

1.算法仿真效果

quartusii18.0仿真结果如下：

2.Verilog源码

%**********************************************************************************
%订阅用户如果对某一个算法感兴趣，可以私信留言文章链接和邮箱，分享任意一份完整代码，
%一般当天晚上或第二天下午4点前会将完整程序发到邮箱中。
%*********************************************************************************


always @(posedge clk) begin
	if(!reset) begin //完成数

了解本专栏