SystemVerilog生成随机矩阵

最新推荐文章于 2024-05-08 15:41:44 发布

原创

最新推荐文章于 2024-05-08 15:41:44 发布 · 628 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#systemverilog

本文探讨如何利用SystemVerilog语言特性生成随机数矩阵，适用于硬件验证中的复杂场景模拟和测试向量生成。

SystemVerilog生成随机矩阵：

// 1.first part: a systemvrilog program block. (this part can be omitted)
class hello_str;
    string str = "Hello world";
endclass

class hello_martix;
    rand reg[(4+6):0] m[16][16];

    reg[10:0] col_sum[16];

    function void random_mat();
        assert(this.randomize() with{
            m[0].sum()<=128;
            m[1].sum()<=128;
            m[2].sum()<=128;
            m[3].sum()<=128;
            m[4].sum()<=128;
            m[5].sum()<=128;
            m[6].sum()<=128;
            m[7].sum()<=128;
            m[8].sum()<=128;
            m[9].sum()<=128;
            m[10].sum()<=128;
            m[11].sum()<=128;
            m[12].sum()<=128;
            m[13].sum()<=128;
            m[14].sum()<=128;            
            m[15].sum()<=128;

            (m[0][ 0]+m[1][ 0]+m[2][ 0]+m[3][ 0]+m[4][ 0]+m[5][ 0]+m[6][ 0]+m[7][ 0]+m[8][ 0]+m[9][ 0]+m[10][ 0]+m[11][ 0]+m[12][ 0]+m[13][ 0]+m