周报—FPGA（浩子）

最新推荐文章于 2022-06-05 20:54:19 发布
原创 最新推荐文章于 2022-06-05 20:54:19 发布 · 773 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本周完成了7个Verilog实例的学习和4位计数器实验，但遇到计数器溢出不归零的问题。未完成测频电路实验，因理解困难而未按计划每天学习Verilog。下周计划包括阅读《代码大全》，继续Verilog实例学习和睡前巩固。


昵称： 日期：2014年11月14日—2014年11月21日

  1. 本周已完成任务：
                                     1.完成一周VerIlog的7个实例的理解
                                     2完成了4位计数器的实验（存在问题：计数器溢出时不会归零而是直接跳到了2）.
  2. 本周未完成任务:  1.测频电路的实验（在网上找了几个资料，但还没有下载到板上试过）
     2.VerIlog语言没有按上周的计划每天学习与巩固（在看测
最低0.47元/天 解锁文章
周报——FPGA
SBADHWM的专栏
10-31 923
博客题目：周报——FPGA 昵称： 浩子 日期：2014年10月25日—2014年10月31日 1．本周已完成任务： ①　完成Quartus II 11.0的安装。 ②　复习了数电并对熟悉了FPGA设计流程。 ③　初步了解了Verilog语言的结构模型和规则。 2．本周未完成任务： ①　在开发板上完成一个简单的led点亮实验 3．下周计划： ①　熟记Verilog语言常用的关键词
Quartus II单独调试子文件
SBADHWM的专栏
10-09 3953
软件对工程中的子文件进行单独调试的问题：想对某个子文件（不是顶层文件）进行单独的编译和调试，我已经将对应的子文件设为Set as Top_level Entity了，编译完后，在引脚分配的时候，没有对应的出现子模块对应的引脚(出现的仍然是top_module.v对应的输入和输出引脚)，想要加入子文件的引脚，却提示重名了。 经过各种尝试，最后总结出如下解决办法，步骤如下： (1) 将某个子模块（
Verilog周报_三
m0_61555328的博客
06-05 249
本周的学习总结
Verilog学习笔记
da.的博客
10-26 4411
Verilog VHD基本语法+实战操作 一、基本语法 1.1举个例子对verilog语言进行总体性概括 例1：描述一个adder的三位加法器 看该简单的代码编写，咱们可以得到如下结论： verilog HDL 程序是由模块构成的。每个模块的内容都是嵌套于module和endmodule两个语句之间。每个模块实现特定的功能。模块之间可以进行像C语言一样的嵌套方式。这样整合成模块就有一个好处：大型数字电路可以分割成很多小的模型来实现特定的功能，最后通过顶层的模块调用小模块来实现整体的功能。 每个模块都要进
周报—FPGA(浩子)
SBADHWM的专栏
11-07 733
昵称：浩子     日期：2014年11月1日—2014年11月7日 本周已完成任务：   将黑金开发板配套的程序跑了一遍。 《Verilog hdl教程135例》看到第7例。 学会Quartus 2的原理图方式设计电路的基本操作。 完成一个LED灯的点亮实验  本周未完成任务：  无                    下周计划：      
[华清远见]FPGA公益培训
weixin_33730836的博客
11-05 192
本套视频教程为华清远见 网络公益培训活动，主讲人：姚远老师，华清远见高级讲师。 ---------------------------------------------------------------------------------------- “红色飓风FPGA普及行动” 课程内容： 第一讲、FPGA设计基础 第二讲、FPGA设计入门 第三讲、VerilogHDL基...
周报--FPGA
SBADHWM的专栏
10-31 897
昵称：蔡坤宏     日期：2014年10月25日—2014年10月31日 1．本周已完成任务：           a.安装Quartus            b.初步学习Quartus开发流程。            c.大致浏览了一下FPGA的基本结构。                  2．本周未完成任务：           a.数电的复习            b.
周报——（浩子）
SBADHWM的专栏
11-14 905
博客题目：周报——（所做的东西） 昵称： 日期：2014年10月10日—2014年10月17日 本周已完成任务：一周7个《Verilog HDL 程序设计教程》中例子（全加器，计数器…至隐含锁存器） 1本周未完成任务：1对资料中例子得验证                    2 计数器的实验 2下周计划： 1补上这周拖欠的进度            2尝试写捕抓上升沿或下降沿的程序
电子行业研究周报：从AMD或收购Xilinx看全球FPGA市场格局.pdf
07-08
AMD收购Xilinx事件揭示了全球FPGA市场格局的变动。FPGA（Field Programmable Gate Array，现场可编程门阵列）是电子行业中的一种重要元件，具备高度的灵活性和可编程性。在设计完成后，FPGA能够通过编程来重新配置...
上证电子行业周报：人工智能发展助推FPGA成长.pdf
08-11
首先，文档的标题“上证电子行业周报：人工智能发展助推FPGA成长.pdf”揭示了报告的核心议题——人工智能技术的发展正在推动可编程逻辑器件FPGA（Field-Programmable Gate Array）的快速成长。FPGA是一种现场可编程...
电子周报：消费电子持续升级，半导体供给依旧紧张.pdf
07-08
电子周报：消费电子持续升级，半导体供给依旧紧张.pdf
电子行业研究周报：从AMD或收购Xilinx看全球FPGA市场格局.zip
10-20
《电子行业研究周报：从AMD或收购Xilinx看全球FPGA市场格局》 随着科技的飞速发展，集成电路行业中的各个细分领域都在不断演变，其中，现场可编程门阵列（Field-Programmable Gate Array，简称FPGA）作为高度灵活的...
周报——示波器
SBADHWM的专栏
10-17 1325
叶 2014年10月10日~
第二周——（FPGA坤宏）
SBADHWM的专栏
11-07 869
昵称：蔡坤宏       日期：2014年11月1日—2014年11月7日 1．本周已完成任务：a.数电的复习                  b.了解Verilog语言的结构模型和规则                  c. 将程序跑了一遍 本周未完成任务：a.在开发板上完成一个简单的led点亮实验                       下周计划：       a
20140926
SBADHWM的专栏
09-26 639
一、本周工作： 9 月 20日星期六 SignalTap II的使用，搞清楚大致的流程  9 月 21日星期日 AD9280是并行的，自己写的程序不成功，试网上的相关程序，也运行不起来，在黑金动力社区找到配套的AD_DA程序，程序较为简单，但其中的器件没搞懂。   还不理解SIGN是什么器件。查找资料继续理解。 9 月 22日星期一 查找了FIFO的资料，打算先用异步FIFO存储数据。
用于生成路线的 语音文件
最新发布
12-27
用于生成路线的 语音文件
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值