SBADHWM的专栏

一、本周工作：9 月 20日星期六 SignalTap II的使用，搞清楚大致的流程 9 月 21日星期日 AD9280是并行的，自己写的程序不成功，试网上的相关程序，也运行不起来，在黑金动力社区找到配套的AD_DA程序，程序较为简单，但其中的器件没搞懂。 还不理解SIGN是什么器件。查找资料继续理解。9 月 22日星期一 查找了FIFO的资料，打算先用异步FIFO存储数据。

昵称： 日期：2014年10月18日—2014年10月17日本周已完成任务：一周7个《Verilog HDL 程序设计教程》中例子（全加器，计数器…至隐含锁存器）1本周未完成任务：1对资料中例子得验证                   2 计数器的实验2下周计划：   1补上这周拖欠的进度                     

叶 2014年10月25日~2014年10月31日本周已完成任务：学习NIOS II软件，建立CPU关键技术点说明：NIOS II 创建示例设计 Quartus II 11.0新建好工程->新建Block Diagram/Schematic File(图1中)(可以先保存文件)， 在点击菜单栏Tools->SOPC Builder(图2中)，即使用SOPC Builder创

叶 2014年10月10日~

博客题目：周报——FPGA昵称： 浩子 日期：2014年10月25日—2014年10月31日1．本周已完成任务：①　完成Quartus II 11.0的安装。②　复习了数电并对熟悉了FPGA设计流程。③　初步了解了Verilog语言的结构模型和规则。2．本周未完成任务：①　在开发板上完成一个简单的led点亮实验3．下周计划：①　熟记Verilog语言常用的关键词

昵称：蔡坤宏     日期：2014年10月25日—2014年10月31日1．本周已完成任务：          a.安装Quartus           b.初步学习Quartus开发流程。           c.大致浏览了一下FPGA的基本结构。                2．本周未完成任务：          a.数电的复习           b.

博客题目：周报——（所做的东西）昵称： 日期：2014年10月10日—2014年10月17日本周已完成任务：一周7个《Verilog HDL 程序设计教程》中例子（全加器，计数器…至隐含锁存器）1本周未完成任务：1对资料中例子得验证                   2 计数器的实验2下周计划： 1补上这周拖欠的进度           2尝试写捕抓上升沿或下降沿的程序

软件对工程中的子文件进行单独调试的问题：想对某个子文件（不是顶层文件）进行单独的编译和调试，我已经将对应的子文件设为Set as Top_level Entity了，编译完后，在引脚分配的时候，没有对应的出现子模块对应的引脚(出现的仍然是top_module.v对应的输入和输出引脚)，想要加入子文件的引脚，却提示重名了。经过各种尝试，最后总结出如下解决办法，步骤如下：(1) 将某个子模块（

叶 2014年10月18日~2014年10月24日

昵称：蔡坤宏      日期：2014年11月1日—2014年11月7日1．本周已完成任务：a.数电的复习                 b.了解Verilog语言的结构模型和规则                 c. 将程序跑了一遍本周未完成任务：a.在开发板上完成一个简单的led点亮实验                     下周计划：      a

昵称：浩子    日期：2014年11月1日—2014年11月7日本周已完成任务：  将黑金开发板配套的程序跑了一遍。《Verilog hdl教程135例》看到第7例。学会Quartus 2的原理图方式设计电路的基本操作。完成一个LED灯的点亮实验 本周未完成任务：  无                   下周计划：