使用Quartus II9.0验证74138译码器

最新推荐文章于 2025-03-04 20:04:35 发布
原创 最新推荐文章于 2025-03-04 20:04:35 发布 · 5.9k 阅读 · 30 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Quartue II9.0

本文介绍使用Quartus II 9.0软件验证74138译码器的过程。通过创建项目、BlockDiagram文件，编译并设置输入值，最终完成译码器的仿真验证，结果符合数据手册描述。

使用Quartus II9.0验证74138译码器

验证74138译码器

在建立一个project后先建立一个Block Diagram工程
首先建立一个project后先建立一个Block Diagram文件

即创建一个BDF文件，双击BDF空白处，添加组件符号。
在这里插入图片描述
然后编译后创建一个vwf文件，在vwf文件中， 双击name下空白处，点击node finder然后对其添加 输入，输出管脚，下一步进行设置输入值。
在这里插入图片描述
利用左侧工具或者双击输入波形设置输入值在这里插入图片描述
例如设置成如图所示
在这里插入图片描述
点击编译后最后仿真完成验证74138译码器
在这里插入图片描述
从上图中可以看到， 仿真结果和74138的数据手册描述一致，并且输出信号中存在着组合逻辑的竞争与冒险

Python_banana
关注
【自学FPGA第二天】基于Quartus的modelsim仿真之三八译码器
qq_63479701的博客
09-09 1066
摘要：三八译码器将3位二进制输入转换为8位输出，通过Verilog代码实现。设计采用case语句实现输入输出对应关系，并进行了仿真测试验证功能。测试文件通过改变输入信号A的值，观察输出Y的波形变化，确保每个输入组合对应唯一的输出位为高电平。仿真前需保证工程文件路径正确，运行时需注意选择适当的仿真工具。
【Quartus | verilog 系列】实现 3-8译码器
m0_51956878的博客
11-23 5371
如何使用quartus创建工程
quartus仿真11：74138译码
Never Give Up
10-04 5632
译码器对具有特定含义的输入代码进行翻译 输入端n，输出端2^n，使能端 二进制译码器 二-十进制译码器 数字显示译码器 译码器74138实现全减器的功能 简单讲讲功能电路仿真过程（我从一本书上学来的方法） Simulation mode|Functional 一定要点生成网表 数据设置选择Count Value|Time，修改Multipied By的数值为4和2和1 用两块74138实现逻辑函数F=m(2,4,6,8,10,12,13)，A作为控制变量，BCD作为输入 仿真波.
用quartes 仿真74138译码器
74138
03-23 1万+
第一次写博客  第一次FPGA仿真废话不多说，直接开始。安装完之后有两个，一个32，一个64，当初觉得64比较好，选了64新建第一个工程file ---new project--文件路径，工程名字，什么插件，选芯片，finish   结束了新建文件 然后就是很多网格，点两下，出来往里面添加什么东西，在这个目录下找到74138，然后ok，选择一个区域放74138.。然后添加INPUT和output，...
Quartus Prime18.0+Modelsim:3-8译码器
hr_kunyiqingnian的博客
03-30 1700
代码和测试代码
【FPGA】QuartusII13.0实现组合逻辑 3/8 译码器
徐腾腾的博客
06-03 1万+
目的：通过实现 3/8 译码器，记录一下FPGA开发的基本步骤 1.代码编写 module decoder3_8 ( input wire in1 , //输入信号 in1 input wire in2 , //输入信号 in2 input wire in3 , //输入信号 in3 output reg [7:0] out //输出信号 out ); //out:根据 3 个输入信号选择输出对应的 8bit out 信号 always@(*) //使用"{}"位拼接符将 3 个 1bit 数据按照.
EDA（Quartus II）——数码显示译码器设计
热门推荐
楠潼的博客
01-29 2万+
实验目的： 1、熟悉QuartusⅡ软件的使用方法，掌握EDA流程； 2、掌握基本组合逻辑电路的设计方法； 3、学会数码显示译码器设计，为复杂的数字系统设计打基础。 预习要求： 1、掌握FPGA的EDA设计流程（文本输入）； 2、掌握VerilogHDL程序基本结构，always@过程语句、case语句的使用； 3、掌握数码显示译码器的设计原理。 实验讲解与练习： 1、4选1的多路选择器源程序： module mux41_a(a,b,c,d,s0,s1,y); input a,b,c,
FPGA学习--Quartus Ⅱ实现3-8译码器设计
m0_74460671的博客
10-14 9165
1、点击File中的New Project Wizard，新建一个工程2、出现如下图所示的界面，直接点击Next，不需要其他操作3、点击Next之后，出现以下界面，其中第一栏为工程路径，第二栏为工程名，这次实现的为38译码器，工程名为decoder3-8。第三栏为顶层名，一般在写了第二栏之后第三栏会自动与第二栏保持一致。全部弄好之后点击Next4、这个是添加设计代码的地方，不用管它，直接点击Next5、这个页面主要是选择开发芯片型号，而我们只需要仿真，所以直接点Next就行。
Quartus-II-9.0-使用初级教程.doc
06-21
在编写代码时，以VHDL为例，我们可以编写一个3-8译码器的描述，定义输入输出信号，并使用“with select”语句实现逻辑功能。完成后记得保存源文件。 语法检查是验证代码是否符合VHDL标准的重要步骤。点击工具栏的...
Quartus_II_9.0_使用初级教程
03-05
接下来，我们将详细介绍Quartus II 9.0软件的基本使用方法，帮助用户快速熟悉并掌握这款强大的设计工具。 首先，用户打开Quartus II软件后，会看到菜单栏、快捷工具栏、资源管理窗口、编译及综合进度栏和工作区信息...
如何在Quartus II 9.0中设置许可证以进行2:4译码器的设计和开发？
11-06
根据提供的辅助资料《Quartus II 9.0 安装与2:4译码器设计教程》，以下是详细的设置流程： 参考资源链接：[Quartus II 9.0 安装与2:4译码器设计教程]...
数电实验流水灯（东南大学）
01-24
数电实验流水灯（东南大学）
西工大数电实验二Quartus II入门
05-23
西工大数电实验 实验二Quartus II入门.pdf
quartusⅡ的基本使用方法（组成原理实验）
01-03
组成原理实验 quartusⅡ的基本使用方法 74138 和74244的波形图
QuartusII 9.0 FPGA开发基础与实践
通过这两个任务，学生能全面理解FPGA开发的基本流程，熟练掌握Quartus II 9.0软件的使用，为后续更复杂的设计打下坚实基础。此外，这样的实践训练也有助于提升学生的动手能力和问题解决能力，将理论知识与实际操作相...
Quartus II 9.0安装与原理图设计入门
首先将 crack 目录下的 sys_cpt.dll 复制到安装目录的 bin 子文件夹中，随后依次执行 quartusii_72_sp1_pc.exe 和 pc_quartus_72_sp1_list_path_patch_1_04.exe 两个补丁程序，用于绕过官方验证机制。之后再次覆盖 ...
Quartus和ModelSim软件的使用（3-8译码器）
weixin_74345079的博客
12-17 1282
该软件是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
FPGA新手试手——Quartus实现4位全加器与3-8译码器
最新发布
qq_74179376的博客
03-04 2301
本次是初步学习Quartus的使用，实践过程中遇到了很多问题，但都一一解决了，在实验中我初步体会到了软硬件结合解决实际问题的一个过程（分析实际问题后将其抽象设计为数学逻辑问题，按照逻辑推导进行设计）。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值