Avalon到AXI Lite FPGA开发：实现高性能数据通信

在FPGA（现场可编程门阵列）开发中，实现高性能数据通信是一个常见的需求。本文将介绍如何使用Avalon和AXI Lite接口在FPGA上开发高性能数据通信应用。我们将首先解释Avalon和AXI Lite的基本概念，然后提供一个示例设计，并给出相应的源代码。

Avalon接口简介
Avalon是Intel（前身为Altera）提供的一种用于FPGA系统集成的接口标准。Avalon接口具有高度可配置性和可扩展性，可用于连接FPGA内部模块、外部存储器、外设等。Avalon接口定义了一组信号和协议规范，用于实现数据的读写和控制。
AXI Lite接口简介
AXI（Advanced Extensible Interface）是ARM提供的一种用于SoC（系统级芯片）设计的接口标准。AXI Lite是AXI接口的一种简化版本，用于低带宽、低功耗的外设连接。AXI Lite接口具有简单的读写通信协议，适用于连接外设寄存器和配置寄存器等应用场景。
设计示例：Avalon到AXI Lite数据通信
现在我们将演示如何在FPGA上实现Avalon到AXI Lite的数据通信。我们假设有一个Avalon主设备和一个AXI Lite从设备，Avalon主设备向AXI Lite从设备发送数据，并读取从设备的响应。

下面是一个简化的设计示例，包含主设备和从设备的Verilog代码：

// Avalon主设备
module AvalonMaster (
  input logic clk,
  input logic res