riscv编译提示 required zicsr

最新推荐文章于 2025-08-08 14:07:21 发布
原创 最新推荐文章于 2025-08-08 14:07:21 发布 · 614 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#risc-v

1.默认你已经下载好了交叉编译工具

2.运行 `riscv64-elf-gcc -dumpspecs `，查看 `multilib_defaults` 信息是否有相应拓展，比我的打印的相应信息为：`march=rv64imafdc_zicsr_zifencei mabi=lp64d` ，如果不带`zicsr`，则需要在工具编译时加上相应的相应的zicsr参数重新编译。

3.如果支持zicsr拓展，则在编译时加入 -march=rv32im_zicsr 选项，即可正常编译

原因，GCC-13版本以上，把zicsr指令集划分为了拓展指令集，不再默认支持

Papillon_Az
关注
Linux Kernel入门到精通系列讲解（QEMU-虚拟化篇） 2.1 新增加一个RISC-V CPU（NARUTO-PI）
DSMGUOGUO的博客
04-21 739
如下是我初始化的一些设备，具体实现如下，后续还会初始化更多外设，这里我贴的源码可能多初始化了一些外设，不要紧，大家可以看代码仓库，代码仓库的更多，反正只要知道每一步干了啥，后续自己想添加外设也知道怎么添加就行。，他主要是实现将刚刚我们创建的实例去做初始化并且还初始化一些外设之类的，比如。空间代码如下，很简单，就两行代码，具体看下面代码。即可，里面很丰富，至少我找三人都验证过，照着做就能成功。，我这里就不做他的介绍了，我主要介绍怎么去使用它的。结构体，主要配置名字，类和两个函数，一个是。
安装risc-v的tool chain
sweet_liulang的博客
09-19 2767
官方教程： https://github.com/freechipsproject/rocket-chip https://github.com/riscv/riscv-tools   1、使用ubuntu，且GCC版本>=4.8  用了一天的centos安装，各种出错，乖乖用官方推荐的Ubuntu。 2、在/home/xj（自己决定）下面执行下列步骤： $ git clo...
RISC-V Linux内核编译报错extension zicsr required
记录与分享
05-18 2216
RISC-V Linux内核编译报错extension zicsr required
为VisionFive2编译uboot, opensbi, kernel
sharpblade's Blog
01-02 2078
为VisionFive2单板编译u-boot, opensbi, kernel 的详细步骤及错误解决。
RISC-V入门（基础概念+汇编部分） 基于 汪辰老师的视频笔记
热门推荐
嵌入一下?的博客
11-25 1万+
RISC-V入门 基于 汪辰老师的视频笔记
RSIC-V——指令集spec阅读笔记——用户级
知识，既贵，又便宜。
07-01 5550
riscv用户指令集阅读记录
RISCV - 2 “Zicsr“, CSR Instructions
天使之翼
07-23 1901
RISC-V 定义了由 4096 个控制和状态寄存器组成的独立地址空间，这些寄存器与每个 Hart 相关联。本章定义了在这些 CSR 上运行的全套 CSR 指令。虽然 CSR 主要由特权架构使用，但在非特权代码中也有一些用途，包括计数器和定时器以及浮点状态。计数器和定时器不再被视为标准基本 ISA 的必备部分。
risc-v指令集手册（非特权架构）- ‘Zicsr’控制和状态寄存器（CSR）指令V2.0（已批准）
baidu_19375199的博客
05-18 3151
RISC-V定义了与每个hart关联的4096个控制和状态寄存器的单独地址空间。本章定义了在这些CSR上运行的完整CSR指令集。虽然CSR主要由特权体系结构使用，但非特权代码中有多种用途，包括用于计数器和计时器以及浮点状态。计数器和计时器不再被视为标准基本ISA的必需部分，因此访问它们所需的CSR指令已从基本ISA章节移至该单独的章节。
arch/riscv/cpu/cpu.c:96: Error: unrecognized opcode `csrs sstatus,a5', extension `zicsr' required
03-20
嗯，用户遇到了RISC-V架构下编译错误，提示是“unrecognized opcode `csrs sstatus,a5', extension `zicsr' required”。我需要帮他分析这个问题。首先，应该确定这个错误的原因。根据错误信息，编译器不识别`csrs`...
arch/riscv/cpu/cpu.c: Assembler messages: arch/riscv/cpu/cpu.c:96: Error: unrecognized opcode `csrs sstatus,a5', extension `zicsr' required arch/riscv/cpu/cpu.c:97: Error: unrecognized opcode `csrw 0x003,0', extension `zicsr' required make[2]: *** [scripts/Makefile.build:266：arch/riscv/cpu/cpu.o] 错误 1 make[1]: *** [Makefile:1822：arch/riscv/cpu] 错误 2 在编译U boot时出现上面的错误
03-20
好的，用户的问题是在RISC-V架构下编译U-Boot时遇到了缺少zicsr扩展导致的汇编错误。我需要先理解这个问题的背景和可能的原因。 首先，zicsr扩展是什么？RISC-V的指令集是模块化的，zicsr扩展允许访问控制和状态...
arch/riscv/cpu/cpu.c:94: Error: unrecognized opcode `csrs sstatus,a5', extension `zicsr' required arch/riscv/cpu/cpu.c:95: Error: unrecognized opcode `csrw 0x003,0', extension `zicsr' required make[2]: *** [scripts/Makefile.build:254: arch/riscv/cpu/cpu.o] Error 1 make[1]: *** [Makefile:1810: arch/riscv/cpu] Error 2 make[1]: Leaving directory '/mnt/d/vivado-risc-v/u-boot' make: *** [Makefile:149: u-boot/u-boot-nodtb.bin] Error 2
最新发布
11-30
我们正在处理的问题是在编译arch/riscv/cpu/cpu.c文件时出现的两...> **重要提示**：若问题仍存在，检查项目是否强制使用了旧版 ISA 字符串（如 `riscv,isa = "rv32im"`），需更新为 `rv32im_zicsr`（引用[1]）。 ---
编译riscv-pk 出现 unrecognized opcode `fence.i‘, extension `zifencei‘ required
weixin_43283275的博客
10-01 3125
打开Makefile文件，在第64行发现，编译选项里指定的是lp64。，而我在编译riscv-toolchain的时候指定的mabi是。在github上查找解决方法，得到的解决方法为：添加编译选项。这些文件都是自动生成的，没办法复制。github上的解决方法为：复制。文件夹下，随便打开一个文件，显示。，保存，重新编译，即可编译成功。
kronos:Kronos是面向FPGA实现的3阶段有序RISC-V RV32I_Zicsr_Zifencei内核
05-25
克罗诺斯RISC-V Kronos是面向FPGA实现的3级有序RISC-V RV32I_Zicsr_Zifencei内核。 使用在iCEBreaker（Demo ）上实现的Kronos查找质数（ ） Arduboy在KRZ SoC上-https : nveWIcuFHzo 特征 RISC-V RV32I_Zicsr_Zifencei符合性已通过测试。 完整实施无特权架构： RV32I基本整数ISA，v2.1 Zifenci指令获取栅栏扩展，v2.0 Zicsr控制和状态寄存器扩展，v2.0 特权架构的部分特定于平台的实现： 机器级ISA，v1.11 针对单周期指令执行进行了优化。 KRZ SoC上的DMIPS / MHz为0.7105 。 直接模式陷阱处理程序跳转。 双Wishbone流水线主接口用于指令和数据。 消息 正式列出-https: Kronos
riscv-asm:risc-v汇编语言
03-19
Tcl中的risc-v汇编程序 这个简单的risc-v汇编程序支持带有几个标准扩展的rv32和rv64。它的输出是一个原始列表，列出了源代码行，地址和字节（以十六进制表示）。当前不支持编写ELF。 指令集和扩展名： rv32G（IMAFD_Zicsr_Zifencei） rv64G（IMAFD_Zicsr_Zifencei） C-压缩指令 E-16寄存器 Q-四重浮子 Zfinx-X寄存器中的浮点数 其中包含一个非常简单的example.rva。尝试make example $ make example ./rva.tcl -march rv32gc example.rva 00005 0100 00C58533 add a0 a1 a2 00006 0104 FFFFC297 auipc t0 top 00006 0108 12E1 addi t0 t0
RISCV Control and Status Registers (CSRs)
weixin_44020424的博客
08-16 1275
系统主操作码（SYSTEM：11100 11）用于编码RISC-V ISA中的所有特权指令。它们可以分为两个主要类：原子读修改-写控制和状态寄存器（csr），它们在Zicsr扩展中定义，以及所有其他特权指令。特权体系结构需要Zicsr扩展；需要哪些其他特权指令取决于特权体系结构特性集。除了本手册第一卷中描述的非特权状态外，实现还可能包含额外的CSR，可以使用第一卷中描述的CSR说明访问特权级别的某些子集访问。在本章中，我们绘制出CSR地址空间。
KnowledgeTree安装问题汇总（Missing required extension: JSON）
herb8的博客
05-12 455
安装knowledgeTree错误汇总 Missing required extension: JSON  knowledgetree支持的php版本比较低（php5.1-PHP5.3）,centos5.4默认安装的是PHP5.1.6 需要单独安装JSON,PHP5.2以上已经自带，所以两种解决方式（方法一已经验证） 解决方法一:升级php方法： rpm --import http:/...
手把手教你玩转服务器芯片架构--​​RISC-V向量指令（RVV）与原子操作（Zicsr）实现解析
MHD0815的博客
08-08 866
本文解析了RISC-V向量指令(RVV)与原子操作(Zicsr)的实现方法。RVV通过可变长度向量寄存器(vsetvli指令)支持8-64位整数和浮点运算，提供掩码操作优化稀疏数据处理。文章详细介绍了向量加法、减法和乘法的汇编实现，并展示了如何与原子操作结合实现并行数据访问。性能优化策略包括循环展开、掩码操作和编译器自动向量化技术。RVV结合Zicsr可显著提升RISC-V在并行计算中的性能，适用于矩阵运算、图像处理等场景，开发时需合理配置向量长度和利用掩码优化。
riscv代码调试遇到过的问题及坑
u011011827的博客
04-15 9715
gdb 篇 Could not fetch register "scause"; remote failure reply 'E14' 原因 该版本的gdb中不支持该 csr 1.更新到一个高版本的gdb试试 Cannot find bounds of current function 原因 abi的问题 2.在gdb命令行中输入 set architecture riscv:rv32 试试 链接篇 target emulation `elf32-littleriscv' does not m
risc-v指令集手册（非特权架构）- RV32/64G指令集列表
baidu_19375199的博客
05-20 4596
将来的标准扩展将避免标记为custom-0和custom-1的主要操作码，并建议在基本32位指令格式内的自定义指令集扩展中使用。标记为custom-2 / rv128和custom-3 / rv128的操作码保留供RV128将来使用，但否则将避免使用标准扩展，因此也可用于RV32和RV64中的自定义指令集扩展。RISC-V项目的一个目标是将其用作稳定的软件开发目标。随着我们从IMAFDC扩展到进一步的指令集扩展，添加的指令往往更具领域特定性，并且只能为有限的应用程序类别提供好处，例如，用于多媒体或安全性。
riscv交叉编译工具安装
12-12
RISC-V交叉编译工具的安装是进行RISC-V架构开发的重要步骤。以下是安装RISC-V交叉编译工具的详细步骤： 1. **安装依赖项**： 在安装交叉编译工具之前，确保你的系统已经安装了必要的依赖项。以Ubuntu为例，可以使用以下命令安装依赖项： ```bash sudo apt-get update sudo apt-get install -y autoconf automake autotools-dev curl libmpc-dev libmpfr-dev libgmp-dev gawk build-essential bison flex texinfo gperf libncurses5-dev libusb-1.0-0-dev libcurl4-gnutls-dev libexpat1-dev gettext libz-dev libssl-dev ``` 2. **下载RISC-V GNU工具链**： 你可以从RISC-V的官方GitHub仓库下载最新的GNU工具链。使用以下命令克隆仓库： ```bash git clone https://github.com/riscv/riscv-gnu-toolchain ``` 3. **编译和安装工具链**： 进入克隆下来的目录，并运行配置脚本和编译脚本： ```bash cd riscv-gnu-toolchain ./configure --prefix=/opt/riscv make ``` 编译过程可能需要一些时间，具体取决于你的系统性能。 4. **设置环境变量**： 编译完成后，需要将RISC-V工具链的路径添加到系统的环境变量中。编辑你的shell配置文件（如.bashrc或.zshrc），添加以下行： ```bash export PATH=/opt/riscv/bin:$PATH ``` 保存文件并运行以下命令使更改生效： ```bash source ~/.bashrc ``` 5. **验证安装**： 最后，验证安装是否成功。你可以通过以下命令检查riscv-gcc版本： ```bash riscv64-unknown-elf-gcc --version ``` 如果安装成功，你将看到riscv-gcc的版本信息。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值