- 博客(5)
- 收藏
- 关注
RSS订阅原创 verilog练习--例化100个全加器实现100 位二进制加法器
本文介绍了100位波纹进位加法器的Verilog实现方法。首先定义了一个全加器模块fulladder，然后通过generate-for循环实例化100个全加器构建加法器。关键点包括：1) 首位全加器单独实例化，处理初始进位输入；2) 后续位通过循环连接前一位的进位输出；3) 最终进位输出cout[99]作为总体进位信号。该设计实现了两个100位二进制数的加法运算，并输出各阶段的进位信号，展示了波纹进位加法器的级联结构。代码简洁高效，体现了Verilog模块化设计和generate语句的实用价值。
2025-07-15 12:05:55
562
原创 verilog--向量反转器
Verilog实现100位向量反转的两种方法：1)使用always块和for循环，通过过程赋值将输入位倒序输出；2)采用generate-for结构，通过连续赋值逐个位反转。两种方法都能实现位顺序反转，第一种需将输出定义为reg型，第二种则直接使用assign语句。两种方法分别适用于不同Verilog版本环境。
2025-07-11 15:56:28
772
原创 verilog练习--day3
可以通过选择性地否定其中一个 inputs，从 adder 构建 adder-subtractor，这相当于反转 input 然后加 1。最终结果是一个可以执行两个作的电路：（a + b + 0） 和 （a + ~b + 1）。使用 32 位宽的 XOR 门，当 sub 为 1 时反转 b 输入。（这也可以看作是 b[31：0] XOR 和 sub 复制 32 次。
2025-07-11 00:59:27
411
原创 verilog练习--day2
本文介绍了使用进位选择加法器(carry-select adder)实现32位加法的方法。通过实例化三个16位加法器模块，其中两个计算高16位的两种可能结果（有进位和无进位），并根据低16位的进位输出选择正确的高位结果。这种设计通过并行计算避免了进位传递延迟，提高了运算速度。Verilog代码展示了具体实现方式：使用多路复用器根据低位的进位输出cout1，选择高位加法器add162（无进位）或add163（有进位）的计算结果，最终拼接得到32位和输出。
2025-07-03 17:13:05
275
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人