NanDigits GOF ECO 9介绍

原创 已于 2023-10-09 15:49:56 修改 · 902 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#芯片

于 2022-02-11 21:33:24 首次发布

介绍

Gates On the Fly（GOF）ECO是来自美国NanDigits的芯片功能ECO的EDA软件。GOF ECO拥有行业领先的技术和算法，提供完整的网表ECO解决方案。NanDigits团队有深厚的集成电路设计背景，知道在处理网表ECO时什么才是最实用的方法。

与其它商业网表ECO软件相比，我们的解决方案是独一无二的，最实用的。GOF ECO支持RTL vs 网表、网表 vs 网表两种ECO流程。 

GOF ECO可以与主流后端EDA工具流程直接对接，输出innovus或者dc/icc/icc2 eco脚本。整个eco流程实现全自动化。

GOF9支持多CPU多核并行处理(Parallel Processing)，进一步增强了Key point mapping智能化处理的能力，无需第三方EDA工具的帮助。

主要功能列表

芯片自动功能ECO：自动ECO支持RTL vs 网表、网表 vs 网表两种ECO流程。

自主研发的逻辑等价性检查（LEC）引擎：自主研发逻辑等价性检查工具，针对功能ECO优化Key point智能mapping算法。

支持芯片完整生命周期内的ECO：支持各阶段的ECO

最低0.47元/天 解锁文章
NanDigits
关注
集成第三方LEC工具来做功能ECO
NanDigits的博客
03-19 887
有时，读入第三方RTL与RTL的等价性检查结果来做ECO是一种非常方便的工作流程。用户做ECO修改RTL后，从RTL与RTL的LEC中可以直接看出设计的改动。第三方的LEC结果，比如Synopysys Formality的不等价报告，可以无缝衔接进GOF ECO的flow里。
芯片设计中的ECO
smartvxworks的博客
01-11 2799
在芯片设计的后期阶段，前端工程师可能会发现设计上的某些bug，进而需要对电路做修改，而此时的schedule已经不允许进行重新综合，因此会选择在PR的网表上进行逻辑修改，一般情况是会增加一些逻辑或者将某些逻辑的net重新连接；这个大多是由于绕线的细微改变，而导致的时序变化。器件的位置变动带来的影响都可能导致ECO无法如期进行，因为原有数据库的cell的放置被调整，之前的绕线需要做相应的调整，同时带来更多的timing/驱动能力的问题，这样就会给数据库带来不期望的抖动。这三个步骤的时间是非常长的。
数字后端——ECO
沧海一升的博客
12-04 2万+
对ECO（engineering change order）进行简单介绍
IC设计工程师必须掌握的技能--ECO(Engineering Change Order)
littlemingg的博客
06-12 6421
IC设计流程中的ECO（Engineering Change Order，工程变更指令）可以在多个阶段进行，但主要分为两大类：Pre-Mask ECO和Post-Mask ECO，它们对应不同的实施阶段和成本消耗。
用“重新综合的网表”来自动ECO“APR网表”
NanDigits的博客
02-12 985
NanDigits的GOF ECO支持用“重新综合的网表”来自动ECO“APR网表”的流程。 如下图，在这个流程下，用户修改RTL后只需要重新跑一下综合脚本，把重新综合的网表和之前一版的APR网表一起送进GOF ECO即可。GOF ECO会自动分析两个网表的差异，产生最小的Patch，并输出ECO脚本或ECO网表。后端工具，如Innovus、ICC/ICC2拿到ECO脚本或者ECO网表后，做ECO Route。 网表ECO流程 下面这个示例，演示了怎样根据“重新综合的网表（参考网表）”来自动修改.
数字后端——物理单元介绍
沧海一升的博客
12-06 1万+
对后端实现中用到的物理单元进行介绍，包括tap cell，dcap cell等。
后端ECO
l12366的博客
08-01 996
在完成布局规划、布图规划、时钟树综合以及布线等步骤之 后，芯片设计的物理实现部分已经基本确定。将在ECO阶段对时序以及DRC等部分的违例进行进一步的修复。ECO（Engineering Change Order）是指在设计后期，由设计人员根据静态时序分析和后仿真中所暴露出来的问题，对电路和标准单元布局进行小范围调整，保持原设计布局布线结果基本不变的前提下做小规模优化，修复芯片的剩余违例，最终达到芯片的签核标准。在ECO阶段，不能通过后端布局布线的流程来修复违例（重新走一遍流程太费时了。。
IC入门必备！数字IC中后端设计实现全流程解析（1.3万字长文）
weixin_37584728的博客
12-30 1万+
数字IC后端设计实现全流程解析
数字IC设计中ECO的那些事，其实并不是事
weixin_37584728的博客
06-06 1万+
数字IC设计中ECO的那些事，其实并不是事！ 点击标题下「蓝色微信名」可快速关注 刚好最近一直在忙着芯片的测试工作（发现某些 bug），都没来得及规划公众号文章的内容，都是想到啥写啥。等后面没那么忙的时候，小编就抽空来整理一个清单，让大家循序渐进，系统地来学习数字后端设计实现的整个环节。so, 今天先跟大家聊聊数字 IC 设计中 ECO 的那些事。ECO 中文翻译就是工程变更（Engineering Change Order）。很多工作几年的朋友，肯定或多或少都接触过这个事情。因为 design 中写的算法
【数字后端】物理单元介绍
stm32stu的博客
01-17 4105
最后介绍一下MIMCAP，其中MIM指的是Metal-Insulator-Metal，这是一种特殊类型的用来提供电容的cell，区别于DECAP的主要特点是电容量较大，大小也比一般的std cell要大很多，而且使用的金属层一般比较高，可以重叠放在绝大部分类型的cell上而不产生DRC。在集成电路制造过程中，无论是注入还是刻蚀，贴近空旷的区域的一边都倾向于受到更多的刻蚀或者注入，这样无疑会增大cell的variation，进而对时序的准确性产生负面影响。，防止电源线的电压降和地线电压的升高。
Gates on the fly用户手册
02-03
很全面的介绍芯片数字电路eco的用户手册
DCT/DCG综合后，带边界优化网表的ECO方法介绍
ExASIC的博客
05-11 3105
Conformal ECO对DC Topo模式的边界优化网表表现很差劲。它会在DCT/DCG网表里增加很多不需要的逻辑门。 Synopsys的Design Compiler的DCT和DCG模式为了floorplan、绕线和时序优化了网表，这使得功能ECO变得困难很多。在综合过程中，子模块的边界上增加了克隆端口或者反相端口，还有寄存器的合并。 Conformal ECO在功能ECO时会做出错误的映射。如下图1，Conformal ECO对克隆端口映射错了，导致增加了超过正常三倍的逻辑门。 图1：边界映射影响
随着芯片设计规模越来越大，芯片功能ECO难度成指数上升，我们究竟该如何面对
NanDigits的博客
08-25 1275
本文介绍了芯片网表ECO面临的三大挑战，为了解决这些问题和矛盾，NanDigits推出了GOF ECO网表调试、GOF ECO、GOFLEC形式验证等组合方案，来帮助设计公司应对设计中遇到的快速功能ECO的需求。
数字后端流程中各种special cell定义及其插入顺序
qq_36480087的博客
12-23 9249
Physical cell物理单元库：和逻辑单元库分类相同，但也包括一些特殊单元，在后端物理实现中的作用有别于其他逻辑电路。 数字后端流程中各种physical cell的插入顺序如下： power switch cell well-tap cell、endcap cell spare cell、Metal ECO cell isolation cell、level shifter cell的magnet placement decap cell Tie cell 以上为个人理解，欢迎指正~ ...
Metal ECO Flow
最新发布
weixin_45371279的博客
06-29 825
Metal ECO 流程通过金属层布线调整和门阵列填充单元的灵活替换，在不修改底层掩模的前提下实现时序修复，是门阵列设计在掩模制造后进行时序收敛的关键手段。该流程显著降低了后期设计变更的成本和时间，尤其适用于对成本敏感的芯片项目或需要快速迭代的场景。Metal ECO 流程（又称 Post-Mask 流程）是一种针对门阵列（Gate Array）设计的时序修复方案，其核心特点是。：使用指定的门阵列填充单元，通过插入缓冲器或调整单元尺寸修复保持时间违例，同时维持布局密度。，即可完成网表变更。
芯片ECO的种类和修复方法介绍
NanDigits的博客
02-11 9848
简要介绍芯片ECO的种类、修复方法，芯片设计时需要考虑的备选方案。
版图ECO的那点事（下）
i_chip_backend的博客
08-17 1837
诱人（催人）的流片日（Tape-Out day）迫在眉睫，项目经理天天黑着脸在后端组来回踱步，但依然强（目）颜（露）欢（凶）笑（光）：各位后端大神啊，ECO状态如何？这周能不能把芯片TO出去啊？ 各位经理，各位同学，先别着急，ECO的最后几轮，才是真正考验数据库、流程、floorplan的关键时候，成王败寇，此刻方才见分晓！ 一起来看看ECO的收尾阶段，到底有什么潜在的坑，让一些chip意外滑过了TO-day。 MCMM的挑战 通常，在芯片的后期，每一次的时需调整，都是谨小慎微的，基本原则就是稳稳当当的走
数字后端面试问题
热门推荐
mikiah的专栏
08-31 7万+
1.1 EETOP版主面试问题 001） Why power stripes routed in the top metal layers? 为什么电源走线选用最上面的金属层？ 因为顶层金属通常比较厚，可以通过较大的电流 1.高层更适合globalrouting.低层使用率比较高，用来做power的话会占用一些有用的资源， 比如std cell 通常是m1 Pin 。 2. EM能力
介绍下GoF代理模式
05-08
代理模式是一种常见的设计模式，它允许你创建一个代理对象，代表另一个对象的接口。代理模式可以用于很多不同的场景，例如实现延迟加载、权限控制、远程调用等等。代理模式可以分为静态代理和动态代理两种。静态代理需要手动编写代理类，而动态代理则可以在运行时动态地生成代理类。在Java中，动态代理有两种实现方式：基于接口的动态代理和基于子类的动态代理（CGLIB）。基于接口的动态代理需要目标类实现一个或多个接口，而基于子类的动态代理则需要目标类没有被final修饰。 以下是一个基于接口的动态代理的例子，假设我们有一个UserService接口和一个UserServiceImpl实现类： ```python from abc import ABCMeta, abstractmethod import dynamicproxy class UserService(metaclass=ABCMeta): @abstractmethod def save(self, username): pass class UserServiceImpl(UserService): def save(self, username): print("Save user: {}".format(username)) # 使用动态代理 user_service_proxy = dynamicproxy.DynamicProxy(UserServiceImpl()) user_service_proxy.save("Tom") ``` 在这个例子中，我们使用Python的abc模块定义了一个UserService接口，其中包含了一个save方法。然后我们实现了一个UserServiceImpl类来实现这个接口。最后，我们使用了动态代理来代理UserServiceImpl类，并调用了save方法。 动态代理的实现可以参考Python的第三方库dynamicproxy。具体来说，我们可以定义一个DynamicProxy类来实现动态代理，如下所示： ```python class DynamicProxy: def __init__(self, target): self.target = target def __getattr__(self, name): # 在此处可以添加代理逻辑 return getattr(self.target, name) ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值