如何成为一名高级数字 IC 设计工程师(5-3)理论篇:ULP 低功耗设计技术精讲(下)

本文深入探讨了低功耗设计技术,包括动态功耗的短路功耗和开关功耗,重点介绍了门控时钟、状态机编码优化、编码技术如格雷码和总线编码等降低功耗的方法。此外,还涉及了动态电压频率调节、异步电路、电源门控、多阈值电压和多电压供电等高级低功耗技术,强调了系统级和体系架构级设计的重要性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

--总的功耗Ptotal = 静态功耗Pdynamic + 动态功耗Pstatic = 静态漏电 + 翻转功耗 + 短路功耗
----静态功耗 = 静态漏电(Leakage Power)
------主要由 Isub 和 Igate 组成的
------和温度、VGS - VTH 呈正相关
------经验公式:温度每上升 20 摄氏度,静态漏电翻倍
----动态功耗 = 翻转功耗(Switch Power) + 短路功耗(Internal Power)
----翻转/开关功耗
------信号翻转产生的功耗
------Pdyn = (CL)(Vdd^2)(Ptrans)(Fclock)
------负载电容、供电电压、翻转概率(每个时钟通过整个电路的平均转换次数)、时钟频率
------可以通过减少高功耗信号的负载来降低功耗
----短路/内部功耗
------信号在变化过程中,MOS 管同时导通产生的功耗
------Pdyn = (Tsc)(Vdd)(Ipeak)(Fclock)
------短路时间、供电电压、翻转电流、系统时钟
------和信号的转换时间 Transition、翻转概率呈正相关


功耗源主要是浪涌电流、静态功耗和动态功耗,动态功耗又分为短路功耗(内部功耗)和开关功耗(翻转功耗)。
浪涌电流指的是器件上电时产生的最大瞬时输入电流,亦称之为启动电流,通常是正常满载电流的数倍以上。
静态功耗:1、在数字 CMOS 电路中,由晶体管的漏电流引起的功耗;2、待机电流:指的是在关断主电源或者主系统之后,进入待机模式下产生的电流。
由于静态功耗一般与工艺器件有关,不加以讨论,我们重点关注

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

新芯设计

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值