新芯设计的博客

如何成为一名高级数字 IC 设计工程师（1-1）Verilog 语法篇：引言

如何成为一名高级数字 IC 设计工程师（1-2）Verilog 编码语法篇：Verilog 1995、2001、2005 标准

如何成为一名高级数字 IC 设计工程师（1-2）Verilog 编码语法篇：Verilog 行为级、寄存器传输级、门级（抽象级别）

如何成为一名高级数字 IC 设计工程师（1-3）Verilog 编码语法篇：表达式

如何成为一名高级数字 IC 设计工程师（1-4）Verilog 编码语法篇：操作数

如何成为一名高级数字 IC 设计工程师（1-6）Verilog 编码语法篇：经典数字 IC 设计

如何成为一名高级数字 IC 设计工程师（1-7）Verilog 编码语法篇：常数

如何成为一名高级数字 IC 设计工程师（2-1）浅谈 Verilog 编码风格

如何成为一名高级数字 IC 设计工程师（2-2）Verilog 编码风格篇：设计文档化，科学的方法

精通 Verilog HDL 设计之编码风格（3）目录标准化：统一的管理

精通 Verilog HDL 设计之编码风格（4）划分合理化：设计的艺术

精通 Verilog HDL 设计之编码风格（5）顶层简洁化：集成的技巧

精通 Verilog HDL 设计之编码风格（6）命名规范化：专业的定义

精通 Verilog HDL 设计之编码风格（7）模块参数化：灵活的配置

如何成为一名高级数字 IC 设计工程师（2-8）Verilog 编程技巧篇：注释明了化，清晰的认识

如何成为一名高级数字 IC 设计工程师（2-9）Verilog 编程技巧篇：书写格式化，优雅的代码

精通 Verilog HDL 设计之设计理念（10）概述

这是 Linux 的 Shell 技术，通过简洁的、统一的、清晰的、全面的排版，适合于综合性的学习，是实际工作学习中常见的、重要的操作指令，掌握了这些，基本上就能够对付日常工作学习中 95% 以上的操作了。...............

本文主要是提供 GVim/Vim 的一些基本操作，这是属于 Verilog HDL 代码编写中的 GVim/Vim 技术，通过简洁的、统一的、清晰的、全面的排版，适合于综合性的学习，是实际工作学习中常见的、重要的操作指令，掌握了这些，基本上就能够对付日常工作学习中 95% 以上的操作了。

本文主要是提供 SVN 的一些基本操作，这是属于数字芯片设计工程管理和项目管理中的 SVN 技术，通过简洁的、统一的、清晰的、全面的排版，适合于综合性的学习，是实际工作学习中常见的、重要的操作指令，掌握了这些，基本上就能够对付日常工作学习中 95% 以上的操作了。

这是属于数字 IC 设计和验证中的 Verdi技术，通过简洁的、统一的、清晰的、全面的排版，适合于综合性的学习，是实际工作学习中常见的、重要的操作指令，掌握了这些，基本上就能够对付日常工作学习中95%以上的操作了。...............

本文主要是提供 Synopsys SpyGlass 的一些基本讲解，这是属于数字 IC 设计中代码级验证的工具技术。通过背景、必要性、功能点、工具描述、执行选项、环境结构来熟悉 SpyGlass 工具，协助我们更好的进行数字 IC 开发任务。

这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果！目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音！...

这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果~目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音~.........

这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果~目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音~.........

这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果~目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音~.........

这是基于Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果~目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音~...............

本文来自于《芯片原厂必学技术》的《系统篇》专栏，《芯片原厂必学技术》目前包括了工具篇、脚本篇、系统篇、实践篇、验证篇五大篇章，都是来自芯片原厂的真实干货。

本文主要是提供了 ASIC 设计中关于复位技术相关的概念和设计，承接上一篇文章中的时钟技术。

--引言数字系统的性能特征总是和电路的执行速度和处理能力是密切相关的，在微处理的设计领域中，其性能通常是按照 MFLOPS（每秒时间内浮点运算的次数）或者 MIPS （每秒时间内可执行的指令数）来衡量的。然而，数字系统处理性能的增加，就意味着电路负载的增大，于是，----功耗增加 ->温度上升，影响工作状态) ->续航减少，影响用户体验) ->稳定性低，影响性能潜力) ->散热成本，影响竞争方案)最终影响产品的市场推广可靠性是温度的函数，据估计温度....

--总的功耗Ptotal = 静态功耗Pdynamic + 动态功耗Pstatic = 静态漏电 + 翻转功耗 + 短路功耗----静态功耗 = 静态漏电(Leakage Power)------主要由 Isub 和 Igate 组成的------和温度、VGS - VTH 呈正相关------经验公式：温度每上升 20 摄氏度，静态漏电翻倍----动态功耗 = 翻转功耗(Switch Power) + 短路功耗(Internal Power)----翻转/开关功耗------信号翻转产生的功

WatchDog，看门狗，核心电路是一个定时器，通过定时器、部分控制电路以及基于存储器地址映射的寄存器组成的一个能够防止 CPU 发生“死循环”或者“跑飞”的模块。WatchDog 可以看成是一条狗，CPU 清空计数器可以看成是喂狗动作。通常情况下，CPU 都能够在狗吃完之前及时喂狗的，然而，如果 CPU 发生了异常情况，就无法及时喂狗，此时小狗狗就会饿的发疯，从而直接输出复位信号传递给 MCU，最终复位整个 SoC 系统，同归于尽。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。

不懂验证的设计不是好的设计；UVM 验证思维是指导缜密的芯片设计的导师；推荐书籍《芯片验证漫游指南》。