jesd209 lpddr sdram(2)

LPDR1初始化流程

1. 提供电源，LPDR1的CORE电源（VDD）和I/O电源（VDDQ）必须同时上升，以防止其出现闩锁的情况。虽然不是必需的，但最好还是使用同一电源给VDD和VDDQ。此外，将时钟使能（CKE）拉高并保持到LV-CMOS逻辑高电平；

2. 一旦电源供电后，而且CKE信号被拉高，LPDR1就可以使用稳定的时钟信号工作了

3. host向DRAM发出任何命令之前，LPDR1必须至少保持200us的有效时钟时间。在此期间，host在命令总线上发出NOP或DESELECT命令

4. host发出PRECHARGE ALL命令对LPDR1的所有bank进行预充电

5. 预充电的过程中host需要在tRP内发送NOP或DESELECT命令

6. 当host发出 AUTO REFRESH 命令后，紧随其后的是NOPs 或 DESELECT 命令，至少保持 tRFC 时间。发出第二个AUTO REFRESH 命令，紧随其后的NOPs 或 DESELECT 命令也至少持续 tRFC 时间。注意作为初始化序列的一部分，必须发出两个自动刷新命令。典型的流程是在步骤 6 发出这两个自刷新命令，不过也可以在步骤 10和 步骤11之间发出这两个自刷新命令

7. 使用 MRS 命令，通过设置基本模式寄存器的值来设置我们期望的操作模式。

8. 接着需要在tMRD时间内发送NOP命令或DESELECT命令

9. 使用MRS命令，即对编程扩展模式寄存器写值来设置所需的操作模式。请注意，基本和扩展模式寄存器编程的顺序在此过程中不重要。

10. 接着在保持tMRD时间内发送NOP命令或DESELCT命令。

11. LPDDR SDRAM此时已正确初始化完成，接着就准备接受任何有效命令。

3.1.0.1 TQ信号初始化

在LPDR1初始化期间，第一个MRS命令后的tTQ时间内，TQ信号输出是无效的。在tTQ时间之后，当LPDR1的die温度大于或等于85'C时，TQ信号将拉高，当LPDR1温度小于85'C时，TQ信号被拉低。

3.2寄存器定义

3.2.1模式寄存器

模式寄存器用于定义LPDR1的特定操作模式，包括定义突发长度、突发类型和CAS延迟，如图6所示。

模式寄存器需要通过 MODE REGISTER SET （MRS）命令（即设置BA0 = 0，BA1 = 0）进行编程，并在重新编程、LPDR1进入深度休眠模式或下电之前保留存储的参数值。

模式寄存器A0-A2为设定需要的数据突发长度，A3指定突发类型（连续或交错），A4-A6指定CAS延迟参数。其余未定义地址位写0，以确保以后的兼容性。

模式寄存器必须在所有bank空闲且没有正在进行的数据突发操作时启用，host必须在启动任何后续操作之前等待指定的时间tMRD。和这些要求中的任何一个不符合的操作都将导致LPDR1出现未指定的操作。

Reserved(不能使用预报留的设置位)，原因是未知操作或与未来版本定义的状态不兼容可能会导致功能异常

注：1. MSB（即most significant bit）取决于LPDDR SDRAM的具体容量。

注：2. 所有未使用的/未定义的地址位应编程为逻辑0，以确保未来的兼容性。

3.2.1.1 突发长度

对LPDR1的读写访问操作是突发式的，即连续多个bit传输，突发长度如表6所示，突