Vivado DDS IP使用的时候波形不是正弦波

最新推荐文章于 2025-11-08 22:00:19 发布
原创 最新推荐文章于 2025-11-08 22:00:19 发布 · 9.9k 阅读 · 43 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍如何在Vivado中正确显示使用DDS IP核生成的正余弦波形。需设置Waveform Style为analog，并将Radix设为signedDecimal以观察到清晰的波形。
       使用vivado提供的DDS  IP核时，我使用的是SIN COS LUT only模式。正确的提供相位的输入。默认的情况下显示的不是波形
我们需要右击我们想观察的信号，然后选择Waveform Style==>analog。就可以观察波形了。如果不修改Radix，得到的波形是这样的

   要想观察到正余弦信号，需要将Radix 修改为 signed Decimal
基于FPGA的DDS任意波形输出
QQ_778132974的博客
07-28 1682
*----------------------------文件信息--------------------------波形中的每个采样点对应相位圆上的一个相位点。**---------------------------修改文件的相关信息----------------在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；相位累加器的值作为ROM的地址，读取ROM的相位幅度，实现相位到幅度的转换。•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。......
FPGA_DDS生成正弦波
红茶绿茶和奶茶的博客
07-02 1万+
1 DDS简介 DDS技术最初是作为频率合成技术提出的，由于其易于控制，相位连续，输出频率稳定度高，分辨率高, 频率转换速度快等优点，现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表，通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形，而且还可以利用各种编辑手段，产生传统函数发生器所不能产生的真正意义上的任意波形。 直接频率合成(Direct Dgital Sythesizer, DDS) 是种把-系
vivado如何生成正弦波
2301_80536103的博客
04-27 1452
在FPGA设计中生成正弦波是数字信号处理(DSP)的基础操作，广泛应用于通信系统、音频处理、测试设备等领域。本文将详细介绍如何使用Xilinx Vivado工具通过多种方法在FPGA上生成正弦波。
DDS输出为数字信号或者为非正弦波形
ligedai的博客
01-11 674
这种情况右键该信号，选择Waveform Style，将Digital(数字)改为Analog(模拟)这时要将radix的Default改为Signed Decimal。最近在熟悉dds的使用，结果发现仿真的输出有问题，是数字信号。但接下来又会发现波形不是想要的正弦波或者其他波形，如下图。然后就可以正常显示波形了。
FPGA教程系列-Vivado IP核DDS核
fantasygwh2015的博客
11-08 918
直接数字合成器（DDS）或数控振荡器（NCO）是许多数字通信系统的重要组成部分。正交合成器用于构建数字下行和上行转换器和解调器。它们还用于实现各种类型的调制方案，包括 PSK（相移键控）、FSK（频移键控）和 MSK（最小移位键控）。数字生成复值或实值正弦波的常用方法是采用查找表方案。查找表存储正弦波的样本。数字积分器用于生成合适的相位参数，该参数由查找表映射到所需的输出波形。简单的用户界面可接受系统级参数，如所需的输出频率和生成波形的杂散抑制。
modelsim和vivado仿真不一致——噩梦debug
http://www.icfgblog.com/
07-30 6292
昨天经历了恶梦debug，中间排了很多坑，特来记录一番。 一、问题描述 和队友写了lenet神经网络推理的硬件实现，在modelsim已经跑通，且验证了功能，但需要移植到vivado，利用里面的dist_rom加载权重。 顺便插一句，vivado有两者存储IP：dist_ram和blk_ram，分别表示分布式存储和块存储。分布式存储利用lut单元，分布在电路周围，因此布线容易，但容量有限制。块存储是真实的ram，容量大，但有可能布线较长。 但将reg更换成rom和ram之后，运行结果和modelsim不
如何使用Vivado DDS ip核产生正余弦波
weixin_69078842的博客
10-14 5268
使用DDS ip核
精选资源
Vivado DDS IP核仿真
10-11
DDS是一种基于数字技术的频率合成方法，它通过快速改变数字信号的相位来生成连续的正弦波、方波、三角波等各种波形。在Vivado中，DDS IP核允许设计者在FPGA（Field-Programmable Gate Array）上实现这些功能，从而在...
基于vivado DDS ip核的DDS信号发生器（可调频调相）
07-13
DDS，即直接数字频率合成（Direct Digital Synthesis），是一种现代电子技术，用于生成高精度、高频率分辨率的正弦波、方波等模拟信号。在 FPGA（Field-Programmable Gate Array）设计中，DDS IP核是实现这种功能的...
vivado DDS ip核的使用
2301_79235594的博客
01-20 1929
dds IP核使用
vivado dds核生成一个正弦波
山南水北有一方的博客
03-21 1万+
DDS三大组成部分：频率控制字、相位累加器、rom查找表 1.新建工程 2.选择IP catalog(目录),选择dds compiler(编译），系统时钟选择板子时钟，例如10.24M。 3.parameter selection 选择 有两种，如果选择hardware parameters,phase width选择10位，输出8位。 如果选择 system parameters:通过控制...
vivado dds+vio波形合成实验
qq_52112285的博客
10-09 1978
Vivado中的VIO（Virtual Input/Output） IP核是一种用于调试和测试FPGA设计的IP核。它允许设计者通过使用JTAG接口读取和写入FPGA内部的寄存器，从而检查设计的运行状态并修改其行为。VIO IP核提供了一个简单易用的接口，使得用户可以轻松地与FPGA内部寄存器进行交互.通过使用VIO IP核，用户可以实时监视和修改设计中的信号，以便进行调试和验证。此外，VIO IP核还可以与其他IP核和设计组件配合使用，从而帮助设计者更好地理解和调试整个系统。主要用作虚拟IO使用。
Vivado关于dds IP核实现任意频率的正余弦波输出
热门推荐
weixin_50835177的博客
10-29 1万+
FPGA关于实现任意频率的正余弦波输出
Vivado IP核生成DDS(多图)
Bungehurst
08-22 3572
Vivado IP核生成DDS 1. Vivado 新建工程 创建完成！ 然后，新建一个source文件 finish！ 2. 使用IP核创建DDS 设置DDS频率、位宽等参数 设置完成后看下summary，确认无误继续。 创建成功！ 3. 例化 **IP SOURCES -> dds.veo, 复制选中内容到 top.v 文件 ** 可以看到Design Sources的目录已经更新： 这里添加两个dds的例化：第一个相位控制字为0，第二个相位控制字由config_
【Verilog 】DDS 正负频率生成
凡森
11-21 928
【代码】【Verilog 】DDS 正负频率生成。
Vivado中仿真DDS核注意事项即仿真IP核时需要注意的事项
qq_27378519的博客
10-14 1万+
在Vivado软件中对DDS核进行仿真，出现仿真不正常。
征战FPGA之使用IP核dds_compiler获取任意频率时钟和正余弦波形
weixin_42621475的博客
11-26 6026
一、前言 上一篇博客中介绍了使用IP核clk_wiz生成任意频率的时钟，但涉及到低频率时钟时采用分频方法有点麻烦，现采用IP核dds_compiler来获取任意频率的时钟而不需要进行分频。DDS(Direct Digital Synthesis，直接数字频率合成)一般用于产生各种频率的波形，包括正弦波、余弦波和三角波等，也可以产生任意频率的时钟，而且频率误差在10Hz以内，本篇文章讲解产生115200的时钟频率（实测频率为115207，误差为7Hz）和9600的时钟频率（实测频率为9600Hz，误差为0）。
Vivado仿真不生成波形图提示INFO: Scripts generated successfully的解决方法
研究邪术！
10-13 3987
可能是仿真设置那边不小心设置成了只输出脚本，如果是这样： 简单，修改一下仿真设置 将 改成
vivado dds ip如何输出自定义波形
最新发布
11-22
<think> 我们被要求回答关于Vivado DDS IP输出自定义波形的方法。根据引用，用户之前的问题集中在DDS IP输出正弦波的问题上，但这次用户想知道如何输出自定义波形。 首先，我们需要明确：Vivado的DDS IP核通常用于生成正弦波或余弦波，但也可以用于生成自定义波形，这需要利用其ROM功能。 步骤： 1. 在IP核配置中，选择“Custom”模式，然后导入自定义波形的数据。 2. 自定义波形的数据需要预先计算并存储在一个COE文件中，然后在IP核配置时加载这个COE文件。 3. 配置IP核时，选择“Memory Type”为“Block ROM”或“Distributed ROM”，并指定COE文件路径。 具体操作： - 创建一个COE文件，该文件包含自定义波形的采样值。COE文件格式如下： ``` memory_initialization_radix=10; // 或者16，表示进制 memory_initialization_vector= 0, 10, 20, ... ; // 注意最后一行以分号结束 ``` - 在Vivado中，打开DDS IP核的配置界面，在“Configuration”选项卡下，选择“System Parameters”为“Custom”。 - 然后，在“Memory Options”中，选择“Memory Type”，并勾选“Load Initialization File”，然后浏览到你的COE文件。 - 配置其他参数（如相位宽度、输出宽度等）以满足需求。 注意：自定义波形的数据需要是整数，并且范围在DDS IP核输出数据宽度所能表示的范围内。例如，如果输出设置为12位有符号数，那么数据范围应该是-2048到2047（对于二进制补码）。 另外，用户之前的问题中提到了观察波形时需要将Radix设置为signed decimal，同样，在自定义波形的情况下，输出数据也需要正确解释（有符号数或无符号数）。 根据引用[3]中的代码，我们可以看到用户将数据的高位解释为正弦波，低位解释为余弦波。对于自定义波形，我们可能只需要一路输出，那么可以只使用一路数据。 因此，总结步骤： 1. 准备自定义波形的COE文件。 2. 在DDS IP核配置中选择自定义模式并加载COE文件。 3. 根据需要配置其他参数（时钟、相位增量等）。 4. 在代码中实例化IP核，并正确连接信号。 5. 在仿真或调试时，注意设置信号的显示格式（模拟波形和signed decimal）。 注意：DDS IP核在自定义模式下，实际上是一个相位累加器加上一个波形查找表（ROM），ROM的内容就是自定义波形。 因此，我们可以这样回答： </think>在 Vivado 中配置 DDS IP 核输出自定义波形，主要通过加载自定义波形数据的 COE 文件实现。以下是详细步骤： ### 1. **准备自定义波形数据** - 创建 `.coe` 文件，定义波形采样点数据（有符号整数格式）： ```plaintext memory_initialization_radix = 10; // 十进制表示 memory_initialization_vector = 0, 1000, 2000, ..., -500; // 自定义采样值序列 ``` - **数据范围**：若输出位宽为 \(N\) 位，数据范围为 \([-2^{N-1}, 2^{N-1}-1]\)。 - **数据量**：通常为 \(2^M\) 个点（\(M\) 为相位地址位宽）。 ### 2. **配置 DDS IP 核** 在 IP 配置向导中： 1. **选择模式**： `Configuration Options` → `System Parameters` → 选择 **`Custom`** ![](config_custom.png)[^1] 2. **加载 COE 文件**： `Memory Options` → 勾选 `Load Initialization File` → 浏览选择 `.coe` 文件 ![](load_coe.png)[^1] 3. **设置关键参数**： - **Output Width**：匹配 COE 数据位宽（如 12 位） - **Phase Width**：决定相位精度（如 16 位） - **Latency**：根据需求调整流水线级数 ### 3. **生成 IP 并集成到工程** ```verilog dds_custom your_instance ( .aclk(clk), // 输入时钟 .m_axis_data_tdata(wave_data), // 输出波形数据 [width-1:0] .s_axis_phase_tvalid(1'b1), // 使能相位输入 .s_axis_phase_tdata(phase_in) // 相位控制字输入 [phase_width-1:0] ); ``` - **相位控制**：通过 `phase_in` 控制波形读取位置（步进值决定频率）。 ### 4. **仿真与调试** - **波形显示**： 在 Vivado Simulator 中，右键信号 → `Waveform Style` → **`Analog`** → 设置 `Radix` 为 **`Signed Decimal`** ![](waveform_setting.png)[^1] - **验证数据**：检查输出数据是否与 COE 文件定义一致。 ### 关键注意事项 1. **数据符号处理**： 若 COE 文件包含负数，确保代码中正确处理符号位（如引用[3]中的取反操作 `~data[11]`）。 2. **相位累加器步进**： 输出频率由公式 \(f_{out} = \frac{\text{phase\_in} \times f_{clk}}{2^{\text{phase\_width}}}\) 计算。 3. **资源优化**： 大容量波形数据建议选择 **`Block ROM`**；小规模数据可用 **`Distributed ROM`** 减少延迟。 ### 示例 COE 文件（三角波） ```plaintext memory_initialization_radix = 10; memory_initialization_vector = 0, 500, 1000, 1500, 2000, 1500, 1000, 500, 0, -500, -1000, -1500, -2000, -1500, -1000, -500; ``` 通过上述步骤，即可实现任意自定义波形（如方波、三角波或用户定义的复杂波形）。 ---
评论 11
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值