Modelsim报错：illegal output or in output port connection

最新推荐文章于 2024-07-28 11:17:54 发布
最新推荐文章于 2024-07-28 11:17:54 发布
阅读量7.3k 收藏 1
点赞数 2
分类专栏： Modelsim软件报错 文章标签： bug
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/LacyExsale/article/details/107405510
版权
本文讨论了Rs232_Tx端口类型的常见错误配置，即在tb文件中将reg型错误地用于input类型的顶层数据输入端，并提出应将其更正为wire型，以确保正确的数据传输。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在这里插入图片描述
Rs232_Tx端口类型定义错误，应在tb文件中将reg型改为wire型（Rs232_Tx是顶层文件中的input类型，为数据输入端）

Questasim仿真报错：Fatal error in Process MEMORY，如何解决？？
**My Coding Family**
07-16 1040
🏆本文收录于《优快云问答解答》专栏，主要记录项目实战过程中的Bug之前因后果及提供真实有效的解决方案，希望能够助你一臂之力，帮你早日登顶实现财富自由🚀；同时，欢迎大家关注&&收藏&&订阅！持续更新中，up！up！up！！
Verilog inout 双向口使用和仿真
weixin_34309543的博客
12-07 1254
Verilog inout 双向口使用和仿真(2008-07-23 14:55:52) 芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时，将三态门置高阻。这样信号就不会因为两端同时输出而出错...
Illegal output or inout port connection for port 'load'.
星米豪乐园
03-29 1万+
今天在用modelsim仿真的时候遇到这个报错，后来发现原因是在verilog的源代码中，把输入的io口load的类型本来应该是input结果自动补全写成了inout，所以引起报错。 处理方法，要么verilog代码把inout改回input，或者modelsim仿真的testbench对应inout类型的端口赋值时，应该用wire类型而不是reg。 https://www.cnblogs.c...
Illegal output or inout port connection (port 'out').
weixin_34209851的博客
09-07 3953
一个4位计数器程序在ISE 联合modelsim进行仿真，代码如下 testbench的内容： module count4_tb; reg clk,reset; wire [3:0] out; parameter DELY=100; count4 mycount(out,reset,clk); always #(DELY/2) clk...
Modelsim error ：Illegal output or inout port connection (port 'divclk').
weixin_30929195的博客
03-05 2208
这里特别强调一下激励的设置。相应于被测试模块的输入激励应该设置为reg型输出相应 设置为wire型双端口inout在测试中需要进行特的处理。 TESTBENCH 中的“ divclk” Module中的“ divclk”  转载于:https://www.cnblogs.com/navieli/archive/2013/03/05/2944892.html...
VCS编译时报错Register ‘*‘ is illegally connected to output port “**“ of module
A100gram的博客
12-18 786
解决VCS编译时报错Register '*' is illegally connected to output port "**" of module的问题
[Synth 8-685] variable ‘reg_clkd1‘ should not be used in output port connection
FPGA_张文奎的博客
02-23 5459
[Synth 8-685] variable ‘reg_clkd1’ should not be used in output port connection vio模块端口输出不能到REG寄存器，可以重新定义一个 wire 型，与你想控制的逻辑相或，逻辑功能一样。
modelsim报错+or+inout+does+not+appear+in+port+list
11-14
module example(input clk, input [7:0] data_in, output reg [7:0] data_out, inout inout_port); // 这里是模块的代码 endmodule ``` 如果您已经在模块的端口列表中添加了一个名为“inout”的端口，那么这个错误...
FPGA边缘检测代码实现与Modelsim仿真：支持OV7725与OV7670摄像头图像处理功能，包括灰度化、滤波、边缘检测及形态学处理,FPGA边缘检测代码实现与Modelsim仿真：支持OV772
02-26
FPGA边缘检测代码实现与Modelsim仿真：支持OV7725与OV7670摄像头图像处理功能，包括灰度化、滤波、边缘检测及形态学处理,FPGA边缘检测代码实现与Modelsim仿真：支持OV7725与OV7670摄像头图像处理输出到VGA显示器,...
FPGA车牌识别系统设计与Modelsim仿真：基于Artix-7的图像处理实现
最新发布
04-06
内容概要：本文详细介绍了基于正点原子达芬奇Artix-7开发板的FPGA车牌识别系统的实现过程及其Modelsim仿真。系统采用XC7A35T芯片，通过OV5640摄像头采集图像，经由RGB转Ycbcr、Sobel边缘检测、腐蚀膨胀、特征值提取...
Error vsim-3053 D /adder/adder controltb v 60 Illegal o
qq_43685640的博客
02-11 1090
Error vsim-3053 D /adder/adder controltb v 60 Illegal o
Verilog HDL 遇到的问题和修改方法
smlin04m的博客
12-17 6229
  1.Illegal output port connection for 'Q' (4th connection) to reg type. 我一开始编译的时候是没有问题的但是到了仿真testbanch 的时候就出现了 上一级module Q是这样定义的output reg Q  然后我这一级调用的时候是reg[2:0] counter dff_sr U1(.Q(counter[0]...
FPGA设计中出现的错误
虚蕴的博客
03-07 7188
Error (10161): Verilog HDL error at work2.v(1): object “B” is not declared. Verify the object name is correct. If the name is correct, declare the object. 原因：数据类型定义错误 或者 赋值类型错误 解决方法： 在always 过程块中被赋值的变...
Verilog语言-Quartus II 错误解决
qq_34414144的博客
07-04 4619
原因：test bench文件里面有下列语句： $finish ;（表示时间到达1000ns就停止仿真） 注意：选择否，才能保持仿真软件打开看波形，选择是会关闭软件。解决：test bench加上设计文件的引用 3、Error (12007): Top-level design entity “xxx” is undefined top module 名字一定要和 project 名字一致，否则会报错破解时，记得先关闭软件，再破解，就不会出现这个错了 （1）、菜单栏Tools -> Options ->Ge
【随手查】Verilog编译报错
Jessaly的博客
03-30 1万+
的一些报错记录，方便日后查找，持续更。。。
常见Modelsim仿真错误（持续更新）
YY2391651369的博客
07-28 5823
提示是测试文件wallace_tb.v的“out"端口错误，出现这种情况原因是测试平台的输出端口要设定成wire类型，如图所示。改正之后可以成功仿真。
Verilog中reg和wire的区别
热门推荐
qq_41806211的博客
06-21 1万+
Verilog中reg和wire的区别 wire表示直通，即输入有变化，输出马上无条件地反映（如与、非门的简单连接）。 reg表示一定要有触发，输出才会反映输入的状态。 reg相当于存储单元，wire相当于物理连线。reg表示一定要有触发，没有输入的时候可以保持原来的值，但不直接实际的硬件电路对应。 两者的区别是：寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动。wire使用在连续赋值语句中，而reg使用在过程赋值语句（initial ，always）中。wire若无驱动器连接，其值为z，reg
verilog选择数据类型时常犯的错误
Studying……
11-01 3004
•    信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。 •    对于端口信号，输入端口只能是net类型。输出端口可以是net类型，也可以是register类型。若输出端口在过程块中赋值则为register类型；若在过程块外赋值(包括实例化语句），则为net类型。 •    内部信号类型与输出端口相同，可以是net或register类型。判断方法也与
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值