单独使用modelsim仿真记录

最新推荐文章于 2025-02-28 16:21:51 发布
原创 最新推荐文章于 2025-02-28 16:21:51 发布 · 234 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

该文详细介绍了创建VHDL工程的步骤，包括新建项目、设定工程名和路径，添加.V文件，进行编译，选择库中的.tb文件进行无优化模拟，以及如何添加波形进行仿真操作。

1.选择file-new-project

2.敲入工程名称，选择文件路径，其他不变，点击OK

3.添加.v文件

4.选中文件，点击工具栏的compile-compile all

5.点击下方的library,选中tb文件，右键-simulate without optimization

6.选中需要添加波形的模块，右键-add wave，弹出以下页面，常用功能已标出

LSL233
关注
Modelsim 软件使用方法
Tancilon的博客
01-28 1万+
这时，只需要点击保存，就会发现“保存”的图标变成了阴影，这样编译才有效，而 就是这么不起眼但至关重要的一步“保存”，往往被很多初学者忽视，最终怀疑程序和软件问题。写完代码后，不能马上就编译，要先保存，否则，编译无效。在仿真中的时候，修改程序、编译等都是无效的，也不能强行关闭软件，字样，说明编译成功，否则会报错，就要回到程序中修改，只有。这样，看波形的窗口就会出现，将红色圈圈中的仿真时间步改成。两倍，也就是输出频率为输入频率的一半，达到了二分频的效果。”号，将其展开，会看到两个文件，文件名是我们刚刚写的。
modelsim使用技巧
qq_37624854的博客
12-19 2787
打开Modelsim后，在Wave-Wave Preferences后，在弹出的Wave Window Preferences界面单击Grid & Timeline，然后选择仿真时间波形单位，并可以设置栅格显示的周期。一种是在Modelsim工具栏下直接选中Simulate-Start Simulation的弹出窗口中，选择好仿真top层文件后，取消勾选Enable optimization，1.2 在modelsim窗口下选择打开wave窗口，选择file-save format或按ctrl+s，保存。
ModelSim的入门仿真步骤（图文干货）
热门推荐
Doreen的博客
06-04 1万+
ModelSim仿真分为以下6个主要步骤： 1. 新建工程 2. 新建或导入工程文件 3. 文档编译 4. 开始仿真 5. 添加仿真波形 6. 调整仿真时间
modelsim独立仿真vivado工程
qq_42694831的博客
12-17 4547
由于现有笔记本带不动vivado自带的仿真工具，所以只能退而求其次，尝试用modelsim来仿真vivado工程。碰到这种软件问题，期间心酸，懂者自懂。故在此分享经验，以防不时之需，毕竟好记性不如烂笔头。由于笔者入坑FPGA才四月有余，对各方各面的理解不是很透彻，部分知识点也是一知半解不敢肯定，所以也欢迎大家批评指正、共同进步。 1、首先需要用modelsim编译xilinx库。该步骤在vivado中进行。笔者vivado版本是2019.1，modelsim版本是10.7。需注意的是，modelsim与v
【FPGA】Questasim使用入门指导
kissdragan的博客
04-23 4981
QuestaSim工具使用1
使用Modelsim独立仿真Altera IP核
07-06
使用 Modelsim 独立仿真 Altera IP 核 本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus...
单独启动modelsim进行时序仿真
xzs520xzs的博客
10-02 1276
习惯了quartus和modelsim进行联合仿真，单独使用modelsim进行仿真的次数很少，导致有些细节很容易忘记，因此写下此博客来记录，方便以后回顾。
学习如何独立的使用Modelsim进行仿真验证？——编写verilog文件并查看仿真波形
H19981118的博客
05-12 1万+
本篇记录如何独立的使用Modelsim进行仿真，便于之后查看。
vivado与modelsim联合仿真
Thousand_drive的博客
02-28 2276
vivado自带的xsim仿真器其实已经可以满足大部分的仿真需求，但是我在进行图像仿真时通过系统函数$fopen(PIC_PATH,“rb”);来打开bmp图像一直报错，返回值-20000，网上找了一圈没有解决，已经排除是路径问题，相同的代码通过modelsim可以正常仿真，但每次都要单独打开modelsim比较麻烦，所以这里记录一下vivado和modelsim联合仿真的步骤。仿真在数字电路设计中是必不可少的工具，它有助于验证设计的功能和性能，发现和纠正错误，优化设计流程，提高设计效率和质量。
vivado和modelsim联合仿真设置好了，我后面想单独使用vivado仿真怎么办
最新发布
07-13
在不使用 ModelSim 的情况下，Vivado 自带的仿真工具 **XSIM** 可以完成大多数仿真任务。以下是使用 Vivado 内部仿真器进行仿真的方法和步骤： ### 3.1 使用 Vivado 进行仿真的准备工作 确保工程已经正确设置，并...
ic验证笔记- 20天挑战 day5.1
weixin_42954734的博客
04-18 430
1.questasim基础操作 默认会打开library（库） 和 transcript（命令和仿真区域） 新建项目 file->new->Project(新建文件夹)->add existing file(copy file) 编译文件 选中文件->右击complie->complie selected(编译过的文件会在library标签下的work中找到) 双击编译过的文件，打开仿真环境 右击Library标签下的work中编译过的文件，选中edit,可以.
modelSim仿真时出现所有模块端口，寄存器全为未知状态‘x’的问题
hejiahaodezhanghu的博客
12-17 6732
启动modelSim仿真时出现所有模块端口，寄存器如下图所示。仿真的结果全为‘x’ 'x'表示未知状态，在仿真时选中最顶层模块的文件，单击右键选择simulate without Optimization(不优化)。结果如下，这是一个上升沿触发的8bit计数器。具体的原因是因为优化问题，还是同时选中顶层模块文件仿真，还是优化设置的问题。以后再细细探究，错误之处希望指正批评。 ...
questasim 进行仿真时选择simulate without optimization报错Error loading design
qq_50501797的博客
11-11 1229
在simulate-> start simulation -> work下选中要进行simulation的模块--> 点击optimization options ->选中 apply full visibility to all modules。
实战篇：modelsim独立仿真
weixin_41155462的博客
05-28 3510
在本实战之前，均是用的quartus+modelsim联合仿真，发现在修改代码后，需要重新打开modelsim。如果每次均需要在观察界面下加入模块的信号以及对不同信号进行颜色标注时，联合仿真将表现得不友好，很无奈。因此，习惯使用独立仿真吧，在稍微大点得代码调试中将节省不少。 ...
Modelsim基础使用一
TMDBYC的博客
12-06 5822
Modelsim使用基础1软件界面：仿真使用：1.GUI1.1建立工程Project1.2填写工程相关信息1.3添加源文件1.4编译1.5仿真 软件界面： 下图是基本界面，左边是库和工程；右边是Transcript用于显示信息及输入命令。其他界面在使用到相应功能时会自动出现，如Memory List、Wave等，当然也可以从菜单栏的View中主动点出。 通过Transcript可以学习如何写do脚...
Modelsim仿真基础流程（Verilog）
YY2391651369的博客
06-19 798
modelsim基础仿真流程
路科验证v2pro-lab0
weixin_45968042的博客
10-22 807
右击tb1，选择simulate without optimization。切换回library窗口，可以看到work目录下生成了模块。编译成功后可以看到transcript窗口显示编译成功。选中如图所示，右击选择add wave添加波形。文件状态的❓变成✔，即为编译成功。（注意：不要选择中文名称路径）点击红框图标关闭波形路径名称。更改仿真时间为1us。
Modelsim 使用教程（2）——Basic Simulation
apple_53311083的博客
11-01 2255
在本文中，我们详细介绍了Modelsim仿真的一个基本流程，并做出了详细的步骤指导。包括有Create the Working Design Library（创建工具库） Compile the Design Units（编译设计单元） Optimize the Design（优化设计） Load the Design（加载设计） Run the Simulation（运行仿真）
使用Modelsim进行独立仿真
qq_40894989的博客
04-18 1694
（就是选择要存放你仿真工程文件的文件夹，方便我们后续进行工程管理）
modelsim仿真图
01-06
### ModelSim 仿真图表与教程 #### 使用ModelSim进行FPGA设计验证 ModelSim 是一种广泛使用的硬件描述语言 (HDL) 仿真工具，支持VHDL, Verilog 和 SystemVerilog等多种编程语言。对于Quartus Standard Edition 用户来说，在完成 Quartus 的安装之后，可以进一步配置并集成 Modelsim SE 版本用于 FPGA 设计的仿真测试[^1]。 为了确保能够顺利运行仿真流程，建议按照如下方法设置： - **安装ModelsIM**：先单独安装好指定版本的 Modelsim SE。 - **连接至Quartus**：在 Quartus 中建立与已安装的 Modelsim 工具链之间的关联。 - **编译器件库**：首次使用时需编译一次目标设备所需的库文件，并将其路径告知 Quartus 环境以便后续调用。 #### 创建和分析仿真波形图 一旦完成了上述准备工作，则可以通过编写测试平台(Testbench)，来定义输入信号序列以及预期的行为模式；接着利用 Run Simulation Tool 启动仿真过程。在此期间，用户可通过图形界面观察实时产生的逻辑变化情况——即所谓的“波形”。 ```verilog // 示例 TestBench 模板 module tb_example; reg clk; // 定义时钟信号作为reg型变量 initial begin $dumpfile("example.vcd"); // 设置输出文件名 $dumpvars(0, tb_example); // 开始记录所有变量的变化 // 初始化操作... #100ns $finish; // 运行一段时间后结束模拟 end endmodule ``` 除了基本的功能验证外，还可以借助额外的应用场景扩展仿真的用途范围。例如，在某些特定领域如图像处理方面，可结合其他软件实现更复杂的数据流传输及可视化展示功能[^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值