该博客介绍了采用Verilog实现的10/100M Ethernet IP Core，遵循IEEE 802.3和802.3u标准。内容涵盖了MAC子层的传输协议，包括TX和RX功能、MAC控制、MIIM管理以及与主机接口的连接。通过模块调用图展示了IP核的整体框架和组成部分。
The Ethernet IP Core is a 10/100 Media Access Controller (MAC). It consists of a synthesizable Verilog RTL core that provides all features necessary to implement the Layer 2 protocol of the Ethernet standard. It is designed to run according to the IEEE 802.3 and 802.3u specifications that define the 10 Mbps and 100 Mbps Ethernet standards, respectively.
使用Verilog语言实现的10/100M MAC子层传输协议。是OSI中的数据链路层功能，完成与物理层数据交换。MAC是一个中间传输层，上层链接应用层，下层需要专门的PHY物理芯片实现与物理层管理。
下图是IP核整体框架图：
最低0.47元/天 解锁文章
扫一扫
982
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
