SDF延时文件中为什么会有负延时？

最新推荐文章于 2024-07-23 14:33:37 发布
原创 最新推荐文章于 2024-07-23 14:33:37 发布 · 2k 阅读 · 13 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#芯片

当Drive的驱动能力足够强，Inputtransition小且Outputload较小时，可能出现负的netdelay，即输出在输入之后开始变化，但可能先达到阈值电压，形成负的celldelay。这种情况发生在电平转换过程中。

参考链接： https://zhuanlan.zhihu.com/p/37243944?from_voters_page=true

出现负的net delay情况如下：

Drive的驱动能力够大

Input transition足够小

Output load比较小

 

 也就是在电平transition时，transition的start肯定是output晚于input的，但是output可能会比input先达到阈值电压，从而构成了负的cell delay.

后仿真中《SDF反标必懂连载篇》之 多个SDF 文件反标疑问
那么菜的博客
07-02 2311
门级网表又分为，pr前和pr后，后端做完布局布线之后的，修改好timing的网表称为带时序的pr网表，pr网表进行仿真时，后端布局布线之后由“QRC”出spef，通过PT生成sdf，sdf文件中会把布局布线过程中器件延时和线延时记录下来，我们需要sdf文件用来告诉仿真工具真正的timing信息，仿真工具改变元件的默认timing。设计经过综合之后会生成门级网表，在门级网表里面包含了时序信息，这时的验证称之为后仿，除了验证功能是否满足，还要验证时序是否有违例的情况。但是PT工具在这里帮了大忙。
[VCS]门级仿真及SDF反标
元直的博客
09-08 8904
摘要：门级仿真在STA工具普及后仍是验证的重要环节，主要用于检查SDC完备性、异步电路时序、网表完整性及为功耗分析提供波形。门级仿真分为不带时序反标的前仿和带SDF反标的后仿，后仿需加载SDF文件提供精确延时信息。VCS提供多种仿真选项控制时序检查行为，SDF反标可通过命令或系统函数实现。后仿需特别注意关闭notimingcheck选项以确保时序检查有效性，并建议检查SDF反标报告和波形验证延时一致性。
SDF (Standard Delay Format Specification) Version 2.1
08-23
这个文档是1994年2月发布的《标准延迟格式规范》(Standard Delay Format Specification) 2.1版本，由Open Verilog International制定，用于在设计过程中存储和传递EDA工具生成的时序数据，包括延迟、时序检查和约束等信息。 目前最新的是SDF3.0，这里上传SDF2.1是为了有兴趣的人员对二者之间进行比对。 文档中提到，2.1版本的SDF规范与2.0版本相比，主要区别在于： 去除不一致性： 语义讨论扩展： 语法描述优化： BNF符号变更： SDF版本条目要求： 路径脉冲和全局路径脉冲： 端口实例说明改进： 时序检查条件限制： WIDTH和PERIOD条目限制： 改进的时序检查描述：
当我们做后仿时我们究竟在仿些什么（四）
qq_33300585的博客
10-04 2096
当我们做后仿时我们究竟在仿些什么（四）
cell delay和net delay
sinat_41774721的博客
07-29 1万+
Net1有一个上升沿的跳变时，Net2也是从0到1的跳变，且transition变化比Net1还快时，此时就会存在一个负的crosstalk。PR工具布线后的database，需要利用Start-RC来进行RC抽取，以SPEF格式的RC文件输出。，当output的transition足够快，完全可能出现output50%电平提前于input50%电平，即发生负delay情况。netdelay的计算往往是将整个design中的net拆分成若干段来进行，同时把每段net用某种RC模型来表征。.........
为何net delay是负值（数字后端实现时序篇）
weixin_37584728的博客
05-17 6152
揭秘为何net delay是负值（数字后端实现时序篇） 今天吾爱 IC 社区的小编为大家做个关于 cell delay,net delay 方面的干货分享。前阵子在某个交流群看到居然有很多人没见过 “负的 net delay”，甚至不知道为何有 negative delay。看到这个现象小编很震惊！！！经过思考后，觉得一方面他们可能是刚工作一两年的数字后端工程师，另外一方面就是完全没有认真看过甚至没看过 STA 那本宝典。这本宝典堪称静态时序分析的葵花宝典，本文介绍的所有内容均在这本书有非常详细的介绍。公众
verilog中仿真延迟为负数会怎么样
kevindas的博客
04-26 2315
背景： //---------------------------------------------------------------------------------------------------------------------------------------- 一般我们习惯于在非阻塞赋值前加入一个延迟值，如下： 假设这个延迟值为负数会怎么样？ 验证： //-------...
modelsim中怎么加.sdf延时文件
最新发布
11-12
我们正在讨论ModelSim中添加SDF延时文件的方法。根据之前的对话历史和引用内容，以下是关键点： 1. 用户已经了解.sdo文件（Standard Delay Output）是Quartus生成的延时文件，但在ModelSim中通常使用SDF（Standard ...
SDF中的负延时如何理解
08-07
负延时通常出现在后仿真（post-simulation）阶段，尤其是在布局布线（Place and Route）完成后生成的SDF文件中。它表示的是信号到达目标端口的时间比预期时间更早，即实际传播路径的延迟小于零。这种情况可能由以下...
后仿真中《SDF反标必懂连载篇》之 SDF 文件由来
那么菜的博客
06-15 2991
STA产生SDF的过程中，可以把异步接口部分的时序检查禁止掉（通过放松检查时间），比如2-DFF的同步逻辑中的第一级DFF的setup和hold检查。连线的延迟信息不多说，单元的延迟通常是根据单元时序库（timing library）中定义的timing arc，从电路图形中间接提取计算出来的，而这些timing arc，要和仿真模型中（specify block）定义的io path要一一对应，在反标过程中才能标注成功。所以用电路的真实时序信息标注的过程，其实是一个覆盖默认时序信息的过程，所以也叫反标。
pr网表和sdf延时是什么
05-30
PR网表和SDF延时都是数字电路设计中的概念，用于描述电路中信号传输的延迟时间。 PR网表（Path delay table）是一个表示电路中信号路径延时的表格，其中包含了从输入端口到输出端口的每个信号路径的延迟时间。在...
sdf
我叫阿东亮
09-04 702
<view class="section"> <view class="section__title">movable-view区域小于movable-area</view> <movable-area style="height: 200px; width: 200px; background: red;"> &amp
【图形图像-1】SDF
qq_45611002的博客
07-23 1299
在三维空间中，SDF的定义类似于二维，但其值表示空间中每个点到最近表面的距离。具体来说：正值表示点在表面外部。负值表示点在表面内部。零值表示点在表面上。SDF技术由于其高效、灵活和精确的特点，被广泛应用于各种行业和公司。无论是图形设计、视频游戏、动画制作还是操作系统和应用程序开发，SDF都能显著提升图形渲染和物理模拟的质量和性能。通过采用SDF技术，这些公司能够提供更好的用户体验和更高效的解决方案。
后仿 ---- 转载
weixin_30698297的博客
04-16 4440
转载自：http://www.chipsbank.com/news_detail/newsId=121.html 1.后仿是否必要随着芯片规模的增大，关于IC设计流程中的后仿是否必要，有多种声音。 认为不必要的理由是：布局布线后的网表，已经可以通过STA保证时序，后仿只不过是确认一遍电路的时序。而且随着电路规模不断增大，仿真工具的仿真速度的提升仍不明显，后仿必然是一个很耗时的步骤，时间代价大...
如何理解negative timing check
zyn1347806的博客
04-12 2万+
最近也是遇到了这个问题，通过周末的研究，感觉自己搞明白了，现在总结一下吧！整体的感受：没事多看看各种manual吧，上面讲的真的比网上说的好太多了，网上各种观点都有，难以确定谁对谁错。当然本文也是基于自己的理解，如有错误欢迎指正。 positive setuphold timing check $setuphold函数 在工艺厂商提供的工艺库模型中定义了工艺库中用到的所有cell的v...
sdf与timingCheck和后仿真
cy413026的博客
06-06 5244
sdf和 module 里面的specify--endspecify都可以对路径延时进行赋值和检查；HDL语言中的‘#()’也可以描述延时【叫做Distributed delays】，但不能检查timing。timing检查项可以包括 setup/hold/ recovery/ skew/ width period等。
一张图搞定SDF的概念
热门推荐
痞子龙3D编程
10-29 3万+
本文仅代表个人理解，谬误之处请指正。 SDF: Signed Distance Field,译为有向距离场，“有向”、“距离”、“场”这三个词非常精确的描述了sdf究竟是个什么东西。GPU Gems 3中是这么描述sdf的：“SDF是由到（多边形模型）物体表面最近距离的采样网格。作为惯例，使用负值来表示物体内部，使用正值表示物体外部。SDF理念对于图形图像及相关领域具有
负延时 仿真
08-09
### 负延时仿真的技术原理 负延时仿真是一种在数字系统仿真中使用的特殊技术，它允许信号在时间上提前传播，而不是传统的延迟传播。这种技术通常用于解决仿真过程中的时序问题，例如消除竞争条件或确保某些信号能够在其他信号之前到达。在实际硬件中，负延时并不存在，但在仿真环境中，通过特定的建模方法可以模拟这种效果。 在仿真建模中，负延时的实现依赖于对信号传播路径的精确控制。例如，在Verilog或VHDL等硬件描述语言中，可以通过在寄存器赋值时引入负延时来实现信号的提前更新。这种方式可以用于确保某些信号在仿真过程中优先于其他信号被处理，从而避免竞争和冒险现象的发生[^9]。 ### 负延时仿真的实现方法 1. **使用负时钟驱动DFF** 在数字电路设计中，可以通过使用负时钟边沿驱动D触发器（DFF）来实现半个时钟周期的延时。这种方法利用了时钟信号的下降沿来触发寄存器的更新，从而相对于使用上升沿的寄存器来说，实现了信号的提前更新。这种方法常用于需要微调信号时序的设计中，以确保信号之间的相对关系符合预期[^6]。 2. **在寄存器赋值时引入负延时** 在仿真环境中，可以在寄存器赋值时直接引入负延时。例如，在Verilog中，可以使用如下语法来实现负延时： ```verilog always @(posedge clk) begin abc_r <= #(-HOLD_DELAY) abc_nxt; end ``` 这种方式可以让信号`abc_r`在`abc_nxt`发生变化之前就被更新，从而实现信号的提前传播。需要注意的是，这种方式仅适用于仿真环境，在综合过程中会被忽略，因此不能用于实际的硬件实现[^9]。 3. **使用惯性延迟模型** 在仿真建模中，惯性延迟模型（Inertial Delay Model, IDM）可以用来模拟信号传播过程中的延迟特性。该模型会过滤掉短于传播延迟的脉冲，只传递那些持续时间足够长的信号变化。虽然惯性延迟模型主要用于正延时仿真，但在某些情况下，可以通过调整模型参数来实现负延时的效果，即让信号在预期的时间点之前发生变化[^3]。 4. **通过系统级建模工具实现** 在系统级仿真工具（如DELMIA）中，负延时仿真可以通过调整信号的发送和接收时间来实现。例如，在多机器人协同工作的场景中，为了确保机器人之间的信号能够有序传递，可以在信号发送指令后添加延时指令，或者通过调整信号的发送时间来实现信号的提前到达。这种方式在系统级仿真中非常常见，尤其是在需要处理复杂时序关系的场景中[^2]。 5. **使用互相关分析进行延时估计** 在信号处理领域，负延时仿真可以通过互相关分析来实现。例如，在Matlab中，可以使用`xcorr`函数计算两个信号之间的互相关函数，并找到其峰值位置，从而确定信号之间的相对延时。通过调整信号的相位或时间偏移，可以在仿真中实现负延时的效果。这种方法常用于通信系统、雷达系统等需要精确控制信号时序的应用中[^4]。 ### 相关问题 1. 如何在FPGA设计中实现信号的精确延时控制？ 2. 在数字电路仿真中，如何通过负延时避免竞争和冒险现象？ 3. 负延时仿真在系统级建模工具中的应用场景有哪些？ 4. 互相关分析在信号延时估计中的具体实现步骤是什么？ 5. 使用负时钟驱动DFF时需要注意哪些时序约束条件？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值