MIPI CSI-2 RX Subsystem IP和D-PHY基本调试

最新推荐文章于 2024-12-09 14:50:42 发布
最新推荐文章于 2024-12-09 14:50:42 发布
阅读量1.8k 收藏 18
点赞数 1
CC 4.0 BY-SA版权
文章标签： tcp/ip fpga开发 网络协议 网络
原文链接：https://mp.weixin.qq.com/s?__biz=MzU1MDE0MjcxMQ==&mid=2247493727&idx=1&sn=1d8e00ed8d9b4223a1a4fe4c143c7933&chksm=fba7bfc7ccd036d1e45339aafc339454330e2b47fe40dcc7c43bc07a6e320c1f4fd4a2f0d5c1&scene=126&sessionid=0
文章详细阐述了DPHY的初始化过程，包括时钟频率要求、reset信号持续时间以及初始化完成后状态的确认。针对MIPICSI-2RXSubsystem，讨论了不同线路速率下的时钟计算方法，并提出了视频时钟的限制。此外，提供了调试建议，如检查中断状态寄存器以识别可能的问题，如错误计数、lane配置等。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

DPHY初始化

DPHY需要完成初始化, 当clock lane和data lane的init_done置高, 以及stopstate拉高, 标志着初始化完成。 见下图。

ad85ab4c4c17249b7334f36ec5aadbdd.png

给到DPHY的Core_clk需要时200MHz, free-running的时钟, 这个时钟可以来自版上时钟晶振, 或者FPGA内单独的MMCM/PLL, 但该时钟不能来自与两个级联的MMCM。

另外需要注意的是, 所有给到DPHY的时钟需要满足+/-100PPM, 不满足该要求可能会导致数据出错或者重复数据。

Core_rst, 如图所示, 需要assert至少四十个dphy_clk_200M cycle, 然后才能释放。

在上电后, 当master DPHY发给slave D-PHY的cp/cn(clock lane)和dp/dn(data lane)保持在LP-11超过T_INIT时间, 初始化完成. T_INIT必须大于100us。

MIPI CSI-2 RX Subsystem时钟要求

当line rate < 1500Mbps, video_aclk1 = Line Rate(Mb/s)*Data Lanes/(8*4), 同是, 还需要满足输出的带宽大于等于输入带宽, video_aclk2 = (Line Rate(Mb/s)*Data Lanes) /(Pixels per Clock*Number of Bits Per Pixel). 因此, video_aclk需要同时大于这两个数值。

当line rate> 1500Mbps, 只需要满足输出的带宽大于等于输入带宽, video_aclk >= (Line Rate(Mb/s)*Data Lanes) /(Pixels per Clock*Number of Bits Per Pixel)。

当没有VFB并且line rate < 1500Mbps, video_aclk >= Line Rate(Mb/s)*Data Lanes/(8*4)。

当没有VFB并且line rate > 1500Mbps, video_aclk >= rxbyteclkhs。

对于UltraScale +, 满足timing的Video_aclk最大值是250MHz, 7 series是150MHz, 如果需要提高吞吐量, 可以增加pixel per clock。

Lite_aclk应该小于等于video_aclk。

Demo例程

PG232提供了几个demo, 如下, 这些demo可以用来作为参考和帮助debug。

2cc9d9188a618abda76514292ad61325.png

Debug建议

下图是DPHY的流程图, 在PHY完成初始化后，clock lane切换到HS mode, 然后data lane切换到HS mode, 开始接收数据。

17e279b79ef363c10750cb52e7cde4bf.png

初始化完成后，可以读MIPI CSI-2 RX subsystem IP的所有寄存器。比如，Core Configuration Register (0x00)的bit 0 (Core Enable)有没有打开。

Timing有没有满足。

Video_aclk有没有IP要求。

Interrupt Status Register (0x24) bit 21(Incorrect Lane configuration)有没有置高。

Interrupt Status Register (0x24) line buffer full有没有置位,如果是,一般是输入快于输出, 可以考虑增加pixels per clock, 降低line rate。

如果MIPI CSI-2 RX Subsystem没有收到packets, 那么可能sensor没有发数据, 或者, Frame end packets没有收到, 或者ECC校验没有通过.这时候可以观测DPHY的DL_STATUS Register的PKT_CNT,确认packets有没有增加. 如果没有增加, 进一步检查DPHY的输入和输出.检查MIPI CSI-2 RX Subsystem的Interrupt Status Register的ECC错误, 如果看到很多的ECC 2-bit错误, 那么就是ECC检验没有通过。

如果看到SoT Error, SoT sync Error或者 ECC 1-bit, ECC 2-bit, CRC错误, 一个可能是sensor和MIPI CSI-2 RX Subsystem Lane position mismatch，需要检查是否first byte of the packet在lane 0, 然后next byte在lane 1. 另外一个就可能是sensor的输出timing问题, 可以尝试调整DPHY的HS_SETTLE,当然, 也有可能是SI问题。

Hack电子
关注
MIPI D-PHY IP 使用说明（二）
记录所学，分享知识，结识挚友
10-04 1456
前言 本文承接前文：%%。继续介绍 该 IP 核的设计。 IP核版本 ：v4.1 建议PC端查看~ 一、
mipi csi-2相关笔记，看完mipi csi就懂了
11-27
本人的mipi csi-2学习笔记，看完对mipi协议就懂了，不用再去看几百页的文档
MIPI CSI2 RX设计手册
04-27
MIPI CSI2 RX 设计手册，该手册是MAX10 M50 EVAL kit Compatible MIPI D-phy V.1 physical layer using FPGA LVDS/LVCMOS IO and passive network 支持接收1920*1080——30fps_2lanes image from OV5640 in Raw8 format with 672Mbps rate each lanes ；it support Low level Protocol
探索高效视觉传输新境界：MIPI CSI-2 RX Subsystem系统深度解读
gitblog_09768的博客
10-22 989
探索高效视觉传输新境界：MIPI CSI-2 RX Subsystem系统深度解读 【下载地址】MIPICSI-2RXSubsystem系统工程 本仓库提供了一个名为“mipi_csi2_rx_subsystem系统工程”的资源文件。该工程已经成功调试通过，并在zyqnmp平台上实现了MIPI输入和HDMI输出的功能 ...
mipi-rx之软件篇
jdyyoung的博客
10-15 3613
mipi-rx之软件篇 原文链接： https://www.cnblogs.com/fuzidage/p/14107768.html 1.MIPI CSI2的发送和接收 上图反映了sensor 和 soc 的数据关系，soc 通过 CCI (Camera Control Interface) 控制 sensor 寄存器，配置正确，sensor 将会通过 mipi 接口输出图像数据。 控制信息是 soc 通过 CCI 发送到 sensor，CCI 接口一般的就是 I2C 接口,最大支持400KHz。 dat
MIPI CSI-2调试总结
weixin_39425929的博客
12-12 8169
什么是mipi mipi物理接口 正确的mipi波形长什么样 xilinx的mipi csi-2 rx 如何调试MIPI
mipi_csi2_rx_subsystem系统工程
02-25
1.已经调试通过 2.zyqnmp上实现mipi输入，hdmi输出
【亲测免费】 探索MIPI CSI-2 RX Subsystem系统工程：高效视频处理的新选择
gitblog_09788的博客
10-22 1055
探索MIPI CSI-2 RX Subsystem系统工程：高效视频处理的新选择 【下载地址】MIPICSI-2RXSubsystem系统工程 本仓库提供了一个名为“mipi_csi2_rx_subsystem系统工程”的资源文件。该工程已经成功调试通过，并在zyqnmp平台上实现了MIPI输入和HDMI输出的功能 ...
Vivado中MIPI CSI-2 Rx Subsystem IP配置
qq_40015999的博客
03-26 1413
Second Tab配置IP时钟资源的来源，第一个选项表示在IP核内部生成时钟供IP使用(会消耗PLL/MMCM)，第二个选项表示IP核使用其他MIPI RX IP输出的时钟(不会额外消耗时钟资源)。所以MIPI RX IP核有Master和Slave的概念，Master MIPI RX IP通过PLL/MMCM在内部生成时钟，该时钟可以提供给其他Slave MIPI RX IP使用。通过Vivado在IP Catalog选择MIPI CSI-2 Rx Subsystem IP。②配置MIPI线速率。
MIPI CSI-2 RX Subsystem系统工程
gitblog_09736的博客
10-16 384
MIPI CSI-2 RX Subsystem系统工程 【下载地址】MIPICSI-2RXSubsystem系统工程 本仓库提供了一个名为“mipi_csi2_rx_subsystem系统工程”的资源文件。该工程已经成功调试通过，并在zyqnmp平台上实现了MIPI输入和HDMI输出的功能 ...
Xilinx MIPI CSI-2 RX核的使用
学飞的鸟博客
03-29 9070
首先说明一下，Xilinx的MIPI IP都是授权使用的，为了简化MIPI的使用，Xilinx目前推的都是一体化的设计方式，如CSI-2 Receiver Subsystem，CSI-2 Transmitter Subsystem，DSI Transmitter Subsystem，结合了CSI-2，DSI和物理层D-PHY，本文主要描述CSI-2 Receiver Subsystem； CSI-...
pg232-mipi-csi2-rx_chapteri76_.xilinx_mipi_MIPI-CSI-2_csi2_
10-03
xilinx官方mipi_csi2_rx子系统IP数据手册
MIPI CSI-2 Receiver Subsystem应用总结
硬码农二毛哥的博客
04-27 3382
在进行MIPI摄像头开发时，经常用到Xilinx的MIPI CSI-2 Receiver Subsystem IP，下面对该IP使用方法进行简单介绍。
mipi接口linux驱动程序,ARM平台基于嵌入式Linux使用MIPI CSI-2接口
weixin_33268725的博客
05-01 1710
By Toradex秦海随着工业产品智能化发展,摄像头作为图像采集在嵌入式设备中需求越来越多,目前常见的摄像头接口有专用的Parallel Camera接口和MIPI CSI接口,以及USB/Ethernet Camera等采用USB, Ethernet等接口,本文就着重展示摄像头专用接口MIPI CSI在嵌入式Linux下的应用.MIPI (Mobile Industry Processor ...
Zynq UltraScale系列使用MIPI CSI-2 RX Subsystem 解码MIPI视频PD输出 提供2套工程源码和技术支持
qq_41667729的博客
02-28 4945
Zynq UltraScale系列使用MIPI CSI-2 RX Subsystem 解码MIPI视频PD输出 提供2套工程源码和技术支持 本设计采用OV5640摄像头MIPI模式作为输入，分辨率为1280x720@60Hz，MIPI解码方案采用Xilinx官方提供的MIPI CSI-2 RX Subsystem IP解码MIPI视频，通过DP接口输出视频。
【xilinx mipi_csi2_rx_subsystem调试总结】
qq_32134427的博客
02-25 4449
@mipi_csi2_rx_subsystem mipi_csi2_rx_subsystem xilinx 官方为很多的IP提供了相应的系统即方案，这些内容实际上对于很多项目上有很多的帮助，我们可能会借鉴其中的一部分想法，加速设计验证。今天说的节选自xilinx官方文档pg232-mipi-csi2-rx.pdf。 在经过在ultrascale+ FPGA芯片上，使用过mipi_csi2_rx_subsystem这个IP之后，加上近期将上述工程移植到zynqmp SOC芯片上以后，让我对xilinx所提供的
MIPI CSI2 RX记录
weixin_61103096的博客
12-09 1533
移动工业处理器接口（MIPI）摄像头串行接口（CSI2）RX 子系统根据MIPI CSI2标准和MIPI DPHY标准实现了CSI2接收接口。该子系统从MIPI CSI2相机传感器捕获图像，并输出AXI4流视频数据，准备用于图像处理。该系统允许快速选择顶级参数，并自动化大多数低级参数化。AXI4流视频接口允许与其他基于AXI4流的子系统的无缝接口。
FPGA解码MIPI视频：Xilinx Zynq UltraScale系列FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持
qq_41667729的博客
11-16 1596
Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持 本设计基于Xilinx的 zynq UltraScale系列高端FPGA开发板，采集OV5640摄像头的2Line MIPI视频，OV5640摄像头配置为MIPI模式，引脚经过权电阻方案后接入FPGA的HP BANK的LVDS差分IO；调用Xilinx的MIPI CSI-2 RX Subsystem IP实现MIPI的D-PHY功能，该IP由X
手写MIPI（一）：MIPI-CSI-2 RAW10笔记
NoNoUnknow的博客
11-06 5182
虚拟通道标识符的目的是为数据流中交错的不同数据流提供单独的通道。外设中的虚拟通道标识符应该是可编程的，以允许主机处理器控制数据流的解复用方式。规范的这一部分记录了传输介质的特性、信令的电气参数以及时钟和数据通道之间的定时关系。低级协议 (LLP) 包括为 SoT（传输开始）和 EoT（传输结束）事件之间传输的串行数据建立位级和字节级同步以及向下一层传输数据的方法。前两类表示短包数据类型。32 位数据包标头 (PH)、具有可变数量的 8 位数据字的应用程序特定数据有效负载以及 16 位数据包页脚 (PF)。
mipi csi-2 verilog
最新发布
03-19
<think>好的，我现在需要帮助用户找到关于MIPI CSI-2协议的Verilog实现或相关资源。首先，我应该确认用户的具体需求是什么。用户提到的是MIPI CSI-2协议，这通常用于摄像头和处理器之间的图像数据传输。Verilog实现的话，可能用户正在开发相关的硬件，比如图像处理器或FPGA项目，需要接口部分的支持。 接下来，我需要回忆一下MIPI CSI-2的相关知识。CSI-2是Camera Serial Interface的第二个版本，使用差分信号传输，支持高速数据传输，通常包含数据链路层和物理层的规范。Verilog实现的话，可能需要处理数据包的结构、时钟同步、差分信号处理等。 然后，考虑用户可能需要的资源类型。Verilog实现可能包括开源项目、IP核、或者学术论文中的设计。另外，协议文档和官方规范对用户理解协议细节也很重要，所以应该推荐官方文档。 不过，MIPI联盟的协议文档通常不是公开的，需要会员资格才能获取，这可能会成为用户的一个障碍。所以可能需要建议用户通过加入MIPI联盟或寻找其他途径获取文档。 接下来，我应该搜索是否有公开的Verilog实现。例如，GitHub、GitLab等开源平台可能有相关项目。比如OpenCores这样的开源硬件社区可能会有贡献者分享的实现。需要提醒用户注意这些项目的许可证和兼容性，可能需要调整才能用于自己的项目。 另外，FPGA厂商如Xilinx和Intel（Altera）可能提供官方的IP核，虽然这些通常是商业化的，需要购买许可，但对于确保稳定性和兼容性可能更可靠。比如Xilinx的MIPI CSI-2 RX Subsystem，或者Intel的类似IP。 学术论文也是一个资源，用户可以在IEEE Xplore或者Google Scholar上搜索相关研究，但可能需要订阅或购买访问权限。 测试和验证工具方面，推荐使用Verilog仿真工具如ModelSim、VCS，以及硬件测试设备如MIPI协议分析仪，但用户可能需要考虑成本问题。 最后，需要提醒用户注意实现中的关键点，如高速信号处理、时钟域切换、数据包解析和错误检测，这些都可能影响实现的稳定性和性能。 总结一下，用户可能需要以下几个方面的帮助：获取协议文档、找到开源实现、商业IP核、学术资源、测试工具以及实现时的注意事项。需要将这些信息组织成结构清晰的回答，并生成相关问题供用户进一步探索。</think>关于MIPI CSI-2协议的Verilog实现资源，以下信息可供参考： ### 1. 开源实现与参考设计 - **GitHub项目** 在GitHub上搜索关键词`MIPI CSI-2 Verilog`可找到部分开源实现，例如基于FPGA的接收端逻辑设计[^1]。需注意代码的兼容性和许可证限制，例如： ```verilog // 示例：CSI-2数据包解析逻辑片段 module csi2_rx ( input wire clk, input wire [7:0] data_in, output reg [15:0] pixel_data ); // 解析短包/长包的逻辑... endmodule ``` - **OpenCores社区** 部分开发者会在OpenCores发布经过验证的MIPI接口模块，但完整实现较少，需结合协议文档自行补充[^2]。 ### 2. 商业IP核 - **Xilinx/AMD CSI-2 IP** 提供完整的MIPI CSI-2 RX子系统，支持1-4通道，集成物理层（D-PHY）与协议解析，需通过Vivado工具购买并配置[^3]。 - **Intel FPGA IP** Intel的CSI-2 IP核支持高速视频流接收，需搭配Arria或Cyclone系列FPGA使用。 ### 3. 协议文档与规范 - **MIPI Alliance官方文档** MIPI CSI-2 v4.0规范（2023年更新）包含数据包格式、时序要求和错误检测机制，需通过MIPI会员资格获取[^4]。 ### 4. 仿真与验证工具 - **Verilog仿真环境** 建议使用Synopsys VCS或Cadence Xcelium搭建测试平台，重点验证： ```verilog // 测试用例示例 initial begin // 模拟CSI-2数据包输入 force data_in = 8'hB8; // Frame Start #10ns; force data_in = 8'h2C; // 图像数据头 end ``` ### 5. 关键实现挑战 - **物理层适配** CSI-2依赖D-PHY的差分信号，需实现Serializer/Deserializer（SerDes）模块，例如： $$ \text{LVDS速率} = \frac{\text{像素时钟} \times \text{位宽}}{\text{通道数}} $$ - **数据对齐与纠错** 需处理SoT（Start of Transmission）同步和ECC校验逻辑。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值