Verilog分频器通解

最新推荐文章于 2025-10-11 17:56:50 发布

原创最新推荐文章于 2025-10-11 17:56:50 发布 · 368 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

Verilog 专栏收录该内容

3 篇文章

订阅专栏

本文介绍了一种基于Verilog的分频器设计方法。该设计通过使用计数器实现特定频率的输出信号，适用于数字电路设计中需要精确频率控制的应用场景。

Verilog分频器通解

y分频器，分频之后，m个低电平
2^Size

≥y\geq y

module divfreu(clk,rst,out);
input clk,rst;
output out;
reg [Size-1:0]cnt;//  
reg out;

always @(posedge clk ) 
begin
	if (!rst)
	cnt <= Size'b0;
	else if (cnt==Size'b(y-1))
	cnt <= Size'b0;
	else 
	cnt <= cnt +1'b1;
	
end

always@(posedge clk ) 
begin
if (!rst)out <=1'b0;
 else if(cnt < Size'bm)
  out <=1'b0;
  else 
  out <=1'b1;

end

endmodule